- 相關(guān)推薦
簡(jiǎn)易通用型PCI接口的VHDL-CPLD設(shè)計(jì)
摘要：從PCI時(shí)序分析入手，重點(diǎn)闡述了PCI通用的狀態(tài)機(jī)設(shè)計(jì)，說(shuō)明了用VHDL語(yǔ)言來(lái)實(shí)現(xiàn)本PIC通信狀態(tài)機(jī)的軟件設(shè)計(jì)以及進(jìn)行MaxPlusII驗(yàn)證的程序和方法。用該方法所設(shè)計(jì)的接口既可支持PCI常規(guī)傳輸，又可支持PCI猝發(fā)傳輸。關(guān)鍵詞：PCI時(shí)序CPLD器件狀態(tài)圖VHDL語(yǔ)言PCI猝發(fā)傳輸
用CPLD設(shè)計(jì)所構(gòu)成的CPI接口系統(tǒng)具有簡(jiǎn)潔、可靠等優(yōu)點(diǎn)，是一種行之有效的設(shè)計(jì)途徑。很多技術(shù)雜志和網(wǎng)站上，都有不少用CPLD設(shè)計(jì)PCI常規(guī)傳輸系統(tǒng)的文章。但用這些方法在MzxPlusII、Fundition等環(huán)境下進(jìn)行模擬仿真時(shí)，其產(chǎn)生的時(shí)序往往與PCI規(guī)范有很大出入。雖然Altera等公司推出PCI核可以直接使用，但這樣的內(nèi)核占用CPLD資源較多，且能適配的器件種類少，同時(shí)價(jià)格也高，在實(shí)際設(shè)計(jì)應(yīng)用中有很大的局限性。因此，使用通用型CPLD器件設(shè)計(jì)簡(jiǎn)易型PCI接口有很大的現(xiàn)實(shí)意義。在Compact接口的CPLD設(shè)計(jì)中，筆者根據(jù)PCI總線傳輸時(shí)序來(lái)進(jìn)行狀態(tài)機(jī)構(gòu)造，并使用VHDL語(yǔ)言進(jìn)行功能模擬和定時(shí)分析，從而達(dá)到了預(yù)期目的。用該方法設(shè)計(jì)的CPLD-PCI接口既可支持PCI常規(guī)傳輸，也可支持PCI猝發(fā)傳輸，而且在系統(tǒng)編程和下載器件方面，效果也都很好。
1典型的CPLD-PCI接口模型簡(jiǎn)介
用CPLD作PCI接口所構(gòu)成的系統(tǒng)模型如圖1所示。這里，CPLD/FPGA用于完成PCI主/從傳輸時(shí)序的邏輯構(gòu)成與變換，并對(duì)雙口RAM進(jìn)行適當(dāng)操作。在整個(gè)系統(tǒng)的設(shè)計(jì)中，CPLD常常使用PCI總線的33MHz時(shí)鐘，雙口RAM常常選用高速器件來(lái)簡(jiǎn)化PCI傳輸?shù)倪壿嬙O(shè)計(jì)。
2PCI總線傳輸時(shí)序分析
PCI總線傳輸至少需要40多條信號(hào)線，包括數(shù)據(jù)/地址線、接口控制線、仲裁、總線命令及系統(tǒng)線等。每次數(shù)據(jù)傳輸均由一個(gè)地址脈沖和一個(gè)或幾個(gè)數(shù)據(jù)脈沖組成。一次傳輸一個(gè)地址和一個(gè)數(shù)據(jù)的稱為常規(guī)傳輸；一次傳輸一個(gè)地址和一批數(shù)據(jù)的稱為猝發(fā)傳輸。常用的控制信號(hào)有：幀同步信號(hào)FRAME、主設(shè)備準(zhǔn)備好信號(hào)IRDY、從設(shè)備準(zhǔn)備好信號(hào)TRDY、從設(shè)備選通信號(hào)DEVSEL、命令/字節(jié)信號(hào)C/BE等。圖2和圖3分別給出了PCI單數(shù)據(jù)段和猝發(fā)操作時(shí)的讀寫(xiě)時(shí)序。
分析PCI總線的傳輸時(shí)序，可以看出，PCI總線傳輸有以下幾個(gè)顯著特點(diǎn)：
（1）每次數(shù)據(jù)傳輸時(shí)首先傳出地址和命令字，從設(shè)備一般可從地址中確定是不是對(duì)本機(jī)的訪問(wèn)，并確定訪問(wèn)的首地址；而從設(shè)備則從命令字中識(shí)別該訪問(wèn)是讀操作還是寫(xiě)操作；
�。�2）讀寫(xiě)訪問(wèn)只有在信號(hào)IRDY、TRDY、DEVSEL都為低狀態(tài)時(shí)才能進(jìn)行；
�。�3）猝發(fā)傳輸通常需要通過(guò)邏輯來(lái)實(shí)現(xiàn)地址的自動(dòng)遞加；
�。�4）主從設(shè)備中任一方?jīng)]有準(zhǔn)備好，操作中都需要能夠引起等待狀態(tài)插入的活動(dòng)；
�。�5）系統(tǒng)通常在幀同步信號(hào)FRAME的下降沿誘發(fā)數(shù)據(jù)傳輸，而在上升沿指明只有一個(gè)數(shù)據(jù)或只剩下一個(gè)數(shù)據(jù)；
�。�6）讀操作比寫(xiě)操作多一個(gè)中間準(zhǔn)備過(guò)程。
圖2
3基于CPLD的狀態(tài)機(jī)設(shè)計(jì)
3.1狀態(tài)機(jī)的構(gòu)造
根據(jù)對(duì)上述時(shí)序圖的分析，完成一個(gè)簡(jiǎn)易PCI總線傳輸需要設(shè)計(jì)六個(gè)狀態(tài)：S0～S5，其中狀態(tài)S0標(biāo)識(shí)PCI總線空閑時(shí)期；狀態(tài)S1標(biāo)識(shí)地址與總線命令識(shí)別階段；狀態(tài)S2標(biāo)識(shí)讀操作入口的準(zhǔn)備階段；狀態(tài)S3標(biāo)識(shí)讀/寫(xiě)訪問(wèn)周期；狀態(tài)S4標(biāo)識(shí)最后一個(gè)數(shù)據(jù)傳輸階段；狀態(tài)S5標(biāo)識(shí)操作中的等待時(shí)期。
3.2狀態(tài)功能的確定
各狀態(tài)所應(yīng)執(zhí)行的功能如下：
狀態(tài)S0～S2用于對(duì)PCI總線置高信號(hào)TRDY和DEVSEL；對(duì)雙口RAM則置高片選信號(hào)CS，以使讀/寫(xiě)信號(hào)處于讀狀態(tài)，此時(shí)地址呈現(xiàn)三態(tài)。此外，在S1態(tài)還應(yīng)依據(jù)地址信號(hào)來(lái)確定是不是對(duì)本機(jī)的選擇，并識(shí)別是不是讀或?qū)懖僮鳌?br />
狀態(tài)S3～S4用于對(duì)PCI總線置低信號(hào)TRDY和DEVSEL；對(duì)雙口RAM則產(chǎn)生片選信號(hào)CS、讀或?qū)懶盘?hào)，同時(shí)確定適當(dāng)?shù)淖x寫(xiě)訪問(wèn)地址。
狀態(tài)S5用于對(duì)PCI總線置低信號(hào)TRDY和DEVSEL；并且對(duì)雙口RAM置高片選信號(hào)CS，以使讀/寫(xiě)信號(hào)處于讀狀態(tài)，此時(shí)地址呈現(xiàn)三態(tài)。
3.3狀態(tài)變化的確定
根據(jù)對(duì)PCI總線傳輸時(shí)序的分析，影響各個(gè)狀態(tài)相互轉(zhuǎn)化的因素是：幀同步信號(hào)FRAME、主設(shè)備準(zhǔn)備好信號(hào)IRDY、從設(shè)備選擇信號(hào)CS-MAP、讀識(shí)別信號(hào)READ以及寫(xiě)識(shí)別信號(hào)WRITE。這里，可用CS-MAP、READ、WRITE來(lái)標(biāo)識(shí)狀態(tài)S1產(chǎn)生的中間識(shí)別信號(hào)。
圖3
需要注意，在狀態(tài)S1時(shí)要寄存收到的首地址，而在狀態(tài)S3變化時(shí)要適時(shí)進(jìn)行地址遞增。
還要注意狀態(tài)機(jī)設(shè)計(jì)時(shí)產(chǎn)生的容錯(cuò)問(wèn)題，以便在非設(shè)計(jì)狀態(tài)下能夠無(wú)條件回到空閑態(tài)S0。
由于采用的是高速雙口RAM，并且規(guī)劃分開(kāi)了RAM兩側(cè)的寫(xiě)操作區(qū)域，因此可以認(rèn)為：RAM是可以任意訪問(wèn)的。
3.4狀態(tài)圖的規(guī)劃
綜上所述便可得出如圖4所示的設(shè)計(jì)規(guī)劃圖。
4VHDL語(yǔ)言的描述
設(shè)計(jì)時(shí)，使用三個(gè)進(jìn)程和幾個(gè)并行語(yǔ)句可實(shí)現(xiàn)整個(gè)CPLD的功能：一個(gè)進(jìn)程用于完成從設(shè)備及其讀寫(xiě)操作的識(shí)別；一個(gè)進(jìn)程用于完成操作地址的獲取與地址的遞增；第三個(gè)進(jìn)程完成狀態(tài)機(jī)的變化。用幾個(gè)并行語(yǔ)句完成操作信號(hào)的產(chǎn)生時(shí)，需要注意，各狀態(tài)所完成的功能要用并行語(yǔ)句實(shí)現(xiàn)，不能再用進(jìn)程，否則就會(huì)引起邏輯綜合的麻煩，有時(shí)甚至根本不能綜合。整個(gè)程序如下：
LIBRARYieee;
USEieee.std_logic_1164.All;
USEieee.std_logic_unsigned.ALL;
ENTTTYcpciIS
PORT(clk,rst,frame,irdy:INSTD_LOGIC;
ad_high:INSTD_LOGIC_VECTOR(31downto24);
ad_low:INSTD_LOGIC_VECTOR(12downto0);
c_be:INSTD_LOGIC_VECTOR(3downto0);
trdy,devsel:OUTSTD_LOGIC;
cs,r_w:OUTSTD-LOGIC;
addr:OUTSTD_LOGIC_VECTOR(12downto0);
ENDcpci;
ARCHITECTUREbehaveOFcpciIS
SIGNALaddr_map:STD_LOGIC_VECTOR(12downto0);
SIGNALread,write,cs-map:STD_LOGIC;
TYPEstate_typeIS(s0,s1,s2,s3,s4,s5);
SIGNALstate:state_type;
BEGIN
Identify:PROCESS(clk)--讀、寫(xiě)、從設(shè)備的識(shí)別
BEGIN
IFrising_edge(clk)THEN
IFc_be=X"6"ANDad_high=X"50"ANDstate=s1
HTENread<='0';--讀
write<='1';
cs_map<='0';
ELSIFc_be=X"7"ANDad_high=X"50"
ANDstate=s1THEN
read<='1';--寫(xiě)
write<='0';
cs_map<='0';
ELSIFstate=s0THEN
read<='1';
write<='1';
cs_map<='1';
ENDIF;
ENDIF;
ENDPROCESS;
Addr_count:PROCESS(clk)--操作地址的獲取與地址的遞增
BEGIN
IFfalling_edge(clk)THEN
IFstate=s1THENaddr_map<=ad-low;
ELSIFstate=s3THENaddr_map<=addr-map+1;
ENDIF;
ENDIF;
ENDPROCESS;
--操作信號(hào)的產(chǎn)生
addr<=addr-mapWHENstate=s3ORstate=s4
ELSE"ZZZZZZZZZZZZZ"
trdy<='0'WHENstate=s3ORstate=s4ORstate=s5
ELSE'1';
devsel<='0'WHENstate=s3ORstate=s4ORstate=s5
ELSE'1';
cs<='0'WHENstate=s3ORstate=s4ELSE'1';
r-w<=NOTclkWHENwrite='0'AND(state=s3ORstate=s4)ELSE'1';
state-change:PROCESS(clk,rst)--狀態(tài)機(jī)的變化
BEGIN
IFrst='0'THENstate<=s0;
ELSIFfalling-edge(clk)THEN
CASEstateIS
WHENs0=>
IFframe='1'ANDirdy='1'THENstate<=s0;
ELSIFframe='0'ANDirdy='1'THENstate<=s1;
ENDIF;
WHENs1=>
IFcs_map='1'OR(read='1'ANDwrite='1')
THENstate<=s0;
ELSIFirdy='1'ANDread='0'THENstate<=s2;
ELSIFframe='0'ANDirdy='0'ANDwrite='0'
THENstate<=s3;
ELSIFframe='1'ANDirdy='0'ANDwrite='0'
THENstate<=s4;
ENDIF;
WHENs2=>
IFframe='1'ANDirdy='1'THENstate<=s0;
ELSIFframe='0'ANDirdy='0'ANDread='0'
THENstate<=s3;
ELSIFframe='1'ANDirdy='0'ANDread='0'
THENstate<=s4;
ENDIF;
WHENs3=>
IFframe='1'ANDirdy='1'THENstate<=s0;
ELSIFframe='0'ANDirdy='1'THENsta
te<=s5;
ELSIFframe='1'ANDirdy='0'THENstate<=s4;
ELSIFframe='0'ANDirdy='1'THENstate<=s3;
ENDIF;
WHENs4=>
ELSIFframe='1'ANDirdy='0'THENstate<=s4;
ENDIF;
WHENs5=>
IFframe='1'ANDirdy='1'THENstate<=s0;
ELSIFframe='0'ANDirdy='0'THENstate<=s3;
ELSIFframe='1'ANDirdy='0'THENstate<=s4;
ELSEstate<=s5;
ENDIF;
WHENOTHERS=>state<=s0;
ENDCASE;
ENDIF;
ENDPROCESSstate_change;
ENDbehave。
圖5
5MaxPlusII的驗(yàn)證
設(shè)計(jì)CPLD時(shí)，可使用MaxPlusII軟件來(lái)進(jìn)行邏輯綜合、功能模擬與定時(shí)分析。本例選用Altera的Max7000系列在系統(tǒng)可編程器件EPM7064SLC84-5。圖5所示是其讀寫(xiě)訪問(wèn)的仿真波形圖。
【簡(jiǎn)易通用型PCI接口的VHDL-CPLD設(shè)計(jì)】相關(guān)文章：
基于PCI接口的高速數(shù)字信號(hào)處理板卡的設(shè)計(jì)08-06
TM1300 PCI-XIO口的UART和USB接口設(shè)計(jì)04-12
PCI總線通用接口芯片CH361及其應(yīng)用08-06
多媒體PCI接口控制芯片SAA7146A及其應(yīng)用08-06