- 相關(guān)推薦
連續(xù)實(shí)時(shí)信號(hào)處理器的性能分析
摘要：對(duì)AD公司的TigerSHARCDSP(ADSP-TS101S)和摩托羅拉公司的具有AltiVec矢量處理器核的PowerPC系列MPC7410和MPC7455處理器，在連續(xù)實(shí)時(shí)信號(hào)處理領(lǐng)域的應(yīng)用進(jìn)行了評(píng)估。關(guān)鍵詞：連續(xù)實(shí)時(shí)信號(hào)處理Ｉ／Ｏ帶寬ADSP-TS101SMPC7410MPC7455
對(duì)于復(fù)雜、實(shí)時(shí)信號(hào)算是系統(tǒng)的設(shè)計(jì)人員來(lái)講，最嚴(yán)峻的挑戰(zhàn)是針對(duì)給定任何選擇一個(gè)最有效的處理器。因?yàn)樘幚砥餍室蕾囉趹?yīng)用，涉及到結(jié)構(gòu)和應(yīng)用等各個(gè)方面，因此折中的辦法很難定義和評(píng)估。用通常使用的方法評(píng)價(jià)處理器，往往誤導(dǎo)人們。因?yàn)樗谏w了許多依賴應(yīng)用并使實(shí)際性能下降因素；在不同的處理器上執(zhí)行應(yīng)用，然后評(píng)估每個(gè)處理器執(zhí)行的實(shí)際性能，這種方法費(fèi)用昂貴、花費(fèi)時(shí)間，不切合實(shí)際。
１處理器概況
�。粒墓镜模詉gerSHARCDSP(ADSP-TS101S)和摩托羅位公司PowerPC系列處理器代表了獲得高性能計(jì)算能力的不同結(jié)構(gòu)和方法。ＴigerSHARC代表ＤＳＰ的傳統(tǒng)做法，它具有低開(kāi)銷、確定性和ＤＭＡ引擎等特點(diǎn)，專門用于開(kāi)發(fā)嵌入式實(shí)時(shí)應(yīng)用系統(tǒng)，例如雷達(dá)、聲納、無(wú)線通信和圖像處理。相反，ＰowerPC是一種ＲＩＳＣ處理器，用于開(kāi)發(fā)副蘋(píng)果計(jì)算機(jī)最高性能的Ｇ４工作站；具有很高的時(shí)鐘頻率以及強(qiáng)大的ＡltiVec矢量處理引擎，在一些嵌入式信號(hào)處理應(yīng)用方面也取得了很大的成功。
很明顯，具有ＡltiVec核的ＰowerPCG4(74xx)具有較高的核時(shí)鐘速率與性能。PowerPC的核時(shí)鐘速率幾乎是目前TigerSHARC的3.3倍（不久更快版本的TigerSHARC將發(fā)布）。AltiVec核每個(gè)周期執(zhí)行單條指令，每１２８位向量包含４個(gè)獨(dú)立的３２位數(shù)據(jù)單元，這就是眾所周知的SIM-D（單指令多數(shù)據(jù)）結(jié)構(gòu)。當(dāng)執(zhí)行一次乘加(MAC)矢量運(yùn)算時(shí)，達(dá)到峰值處理能力，每周期可完成８次浮點(diǎn)操作。對(duì)于1GHz的MPC7455，峰值處理能力可達(dá)8000M次/s浮點(diǎn)運(yùn)算。AltiVec每周期能執(zhí)行８次整數(shù)或定點(diǎn)操作，峰值整數(shù)運(yùn)算能力為８０００ＭＯＰＳ（百萬(wàn)次操作／s）。
相反，ＴigerSHARC有兩個(gè)獨(dú)立的３２閏處理器核，或稱MIMD（多指令多數(shù)據(jù)）結(jié)構(gòu)。每個(gè)計(jì)算單元每周期能執(zhí)行一次乘法以及和差分運(yùn)算，對(duì)于300MHzADSP-TS101S每周期完成６次浮點(diǎn)運(yùn)算或1800MFLOPS峰值運(yùn)算能力。當(dāng)執(zhí)行１６位數(shù)據(jù)運(yùn)算時(shí)，TigerSHARC可以利用它的超標(biāo)量體系結(jié)構(gòu)，分離兩個(gè)獨(dú)立３２位計(jì)算單元成２個(gè)單獨(dú)的１６位SIMD單元，這樣每個(gè)操作在兩個(gè)數(shù)據(jù)單元，每個(gè)周期可以增加超過(guò)１２次的操作。另外，TigerSHARC有另外兩個(gè)專門的１６位整數(shù)引擎，每個(gè)周期可以增加超過(guò)１２次的操作，這樣每個(gè)周期共計(jì)２４次整數(shù)運(yùn)算，7200MOPS。
�。玻桑蠋捙c處理能力的比值
在許多信號(hào)處理的應(yīng)用中，受限于數(shù)據(jù)流而不是處理能力，因此理解處理器Ｉ／Ｏ能力以及與處理器內(nèi)核的數(shù)據(jù)交換的性能十分重要。衡量的尺度是Ｉ／Ｏ帶寬與處理率之比（ＢＰＲ），即處理器峰值Ｉ／Ｏ帶寬（ＭＢ/s）除以峰值處理能力（ＭＦＬＯＰＳ）。１Ｂ／ＦＬＯＰ的ＢＰＲ指示它是一個(gè)比較平衡的連續(xù)信號(hào)處理結(jié)構(gòu)，意味著處理器對(duì)每個(gè)浮點(diǎn)操作能完成１Ｂ數(shù)據(jù)傳輸。一個(gè)處理器的ＢＰＲ明顯高于或低于１Ｂ／ＦＬＯＰ，表示這種結(jié)構(gòu)比連續(xù)信號(hào)處理器更適合數(shù)據(jù)流搬移或后向數(shù)據(jù)處理。
圖１所示為ＰowerPC處理器節(jié)點(diǎn)方框圖。從圖中可以看出所有處理器Ｉ／Ｏ的訪問(wèn)必須通過(guò)ＭＰＣ和控制器／橋芯片之間的６４位，１２８ＭＨz(對(duì)于ＭＰＣ７４５５為１３３ＭＨｚ)系統(tǒng)總線。對(duì)于ＭＰＣ７４１０任何一個(gè)處理器的最高Ｉ／Ｏ帶寬是１０００ＭＢ／s,對(duì)ＭＰＣ７４５５的最高Ｉ／Ｏ帶寬是１０６４ＭＢ/s。
然而由于Ａltivec很強(qiáng)大，這種適宜的高帶寬不一定總能跟上核的速度。當(dāng)MPC7455執(zhí)行8000MFLOPS時(shí)，數(shù)據(jù)搬移的速度僅為1064MB/s。BPR值只有０.13，說(shuō)明這種結(jié)構(gòu)的I/O帶寬和處理能力是不平衡的。因此，PowerPC對(duì)塊處理是有效的（比如具有高的計(jì)算和相對(duì)低的數(shù)據(jù)流動(dòng)），但對(duì)連續(xù)的、高數(shù)據(jù)流動(dòng)、較少計(jì)算的連續(xù)信號(hào)處理，是低效率的。
TigerSHARC是為多處理器設(shè)計(jì)的，而且提供了６４位、100MHz共享系統(tǒng)總線以及４個(gè)８位，250MHz的Link口作I/O和處理器之間的數(shù)據(jù)通信，簇總線的搬移數(shù)據(jù)速率為800MB/s。數(shù)據(jù)還可以通過(guò)Ｌink口以50MB/s速度進(jìn)行傳送，每個(gè)TigerSHRC提供總的I/O帶寬可達(dá)1800MB/s。TigerSHARC的ＢＰＲ是0.1，表明對(duì)連續(xù)的信號(hào)處理是平衡的優(yōu)化結(jié)構(gòu)。
�。承盘�(hào)處理能力—cFFT
�。保埃玻袋c(diǎn)復(fù)數(shù)FFT(cFFT)是評(píng)價(jià)信號(hào)處理性能使用最廣泛的基準(zhǔn)。原因如下：第一，清晰而且容易易化；第二，在大多數(shù)應(yīng)用中，它是最普遍使用的信號(hào)處理函數(shù)；第三，cFFT可以評(píng)估處理器的數(shù)據(jù)處理能力和處理速度。
值得注意的是，由于ＰwerPC的速度和性能，在計(jì)算１０２４點(diǎn)cFFT有明顯優(yōu)越性；然而TigerSHARC是為DSP裁剪定制的，在執(zhí)行信號(hào)處理算法時(shí)會(huì)
更加有效。這是由于芯片具有極好的數(shù)據(jù)搬移的能力、平衡以及單周期執(zhí)行蝶形運(yùn)算能力（乘法、加法、差分）。AltiVec核比TigerSHARC核快3.3倍，潛在處理速率是TIgerSHARC的4.4倍，然而它執(zhí)行一個(gè)１０２４點(diǎn)cFFT僅比TIgerSHARC快2.5倍。TigerSHARC在９７５０周期可以完成CFFT運(yùn)算，而PowerPC必須用１３０００個(gè)周期，因此，在執(zhí)行一個(gè)１０２４點(diǎn)CFFT時(shí)，TigerSHARC的計(jì)算效率比PowerPC高３３％。換句話說(shuō)，如果以相同的時(shí)鐘頻率運(yùn)行，TIgerSHARC會(huì)超過(guò)PowerPC３３％。隨著TigerSHARC時(shí)鐘速率繼續(xù)提升，考慮成本和功耗等問(wèn)題，當(dāng)它執(zhí)行FFT信號(hào)處理應(yīng)用時(shí)，它的能力要顯明超過(guò)AltiVec。
４連續(xù)的cFFT
評(píng)價(jià)處理器能力時(shí)，通常考慮它的處理能力、Ｉ／Ｏ帶寬，甚至算法的執(zhí)行，但遺憾的是這些評(píng)估沒(méi)有一個(gè)能真實(shí)反映實(shí)際應(yīng)用。實(shí)際應(yīng)用時(shí)，這些因素往往相互影響。數(shù)據(jù)必須按所希望的那樣同時(shí)輸入、處理、輸出。每個(gè)１０２４點(diǎn)cFFT需要８ＫＢ數(shù)據(jù)輸入（１０２４個(gè)樣本×２個(gè)樣本／ＩＱ對(duì)×４字節(jié)／樣本）和８ＫＢ數(shù)據(jù)輸出，共１６ＫＢ的數(shù)據(jù)流。通過(guò)比較１０２４點(diǎn)cFFT基準(zhǔn)與１６ＫＢ乘積與處理器的Ｉ／Ｏ帶寬，來(lái)決定是受限于處理器的計(jì)算能力還是Ｉ／Ｏ帶寬。
對(duì)于ＴigerSHARC,其準(zhǔn)的倒數(shù)表示每秒鐘能執(zhí)行３０７６９次１０２４點(diǎn)cFFT，由于TIgerSHARC在后臺(tái)能搬移所需要的數(shù)據(jù)，需要有５０４MB/s的數(shù)據(jù)流(30769/s×16KB)，可以保證處理器的I/O帶寬，因此TigerSHARC完全適合如此應(yīng)用。
對(duì)于MPC7410，１０２４點(diǎn)CFFT其準(zhǔn)其實(shí)是誤導(dǎo)。因?yàn)樗荒芡瑫r(shí)搬移數(shù)據(jù)和進(jìn)行數(shù)據(jù)處理，而且在處理時(shí)間里，8KB的輸入數(shù)據(jù)必須搬入高速緩存(cache)，8KB的輸出數(shù)據(jù)必須搬出的高速緩存(cache)。搬移數(shù)據(jù)需要增加16.4μs的處理時(shí)間，執(zhí)行１０２４點(diǎn)ＣＦＦＴ共需要３８.4μs的時(shí)間�？紤]到數(shù)據(jù)的租用移，１０２４點(diǎn)ＣＦＦＴ基準(zhǔn)的倒數(shù)為１／３８.4μs。
然而對(duì)于MPC7455的情況不同，基準(zhǔn)的倒數(shù)顯示處理器內(nèi)核每秒處理７６９２３次１０２４點(diǎn)CFFT，需要1260MB/s數(shù)據(jù)流量。盡管PowerPC進(jìn)行處理的同時(shí)能搬移數(shù)據(jù)，但它的峰值帶寬僅為1064MB/s，因此在這一應(yīng)用中帶寬受到了限制。假設(shè)它能連續(xù)保持峰值Ｉ／Ｏ帶寬（cache管理和控制器瓶頸會(huì)明顯減�。桑蠋�，不在本文討論管理），PMC7455每秒僅能執(zhí)行６４９４１次１０２４點(diǎn)cFFT(1064MB/s除16KB/1024點(diǎn)cFFT)，明顯比基準(zhǔn)的倒數(shù)要小。
�。蛋鍢O應(yīng)用
如上所述，目前可獲得基于所有處理器cPCI和VME總線的COTS板。然而，當(dāng)與板級(jí)應(yīng)用相聯(lián)系時(shí)，會(huì)大大改變以上的評(píng)估結(jié)果。
因?yàn)镸PC7455帶寬受限，板級(jí)的結(jié)構(gòu)會(huì)增加Ｉ／Ｏ的限制，進(jìn)一步惡化處理器連續(xù)CFFT的性能。不考慮背板的數(shù)據(jù)流，對(duì)于PowerPC來(lái)講，目前最好的I/O方式是兩個(gè)６４位／66MHzPMC，雙528MB/sPMC，可達(dá)到的數(shù)據(jù)流共1056MB/s。這已經(jīng)小于MPC7455的1064MB/s峰值I/O帶寬。實(shí)際上ＰＭＣ達(dá)到連續(xù)、持續(xù)的吞吐率也是不可能的。假設(shè)１０５６ＭＢ/s持續(xù)的Ｉ／Ｏ帶寬，PowerPC板持續(xù)1024點(diǎn)cFFTs為每秒64453次(1056MB/s被16KB除)——不依賴于PowerPC的數(shù)量或速度。
相反，ＴigerSHARC具有通過(guò)link口可擴(kuò)展的I/O，圖２所示為典型的４個(gè)TigerSHARC處理器的結(jié)構(gòu)框圖。在此例子中，每個(gè)處理器必須共享一個(gè)簇總線帶寬，每個(gè)處理器使用２個(gè)Link口作為處理器間的數(shù)據(jù)傳輸，每個(gè)TigerSHARC的其它２個(gè)Link被用做I/O。這樣每個(gè)處理器I/O總帶寬就減少至700MB/s(Link口2×250MB/s+1/4×共享簇總線800MB/s)。然而，對(duì)于每個(gè)處理器，在最大連續(xù)ＣＦＦＴ速率的情況下，TigerSHARC需要504MB/s的帶寬。雖然這一速率在TigerSHARC極限范圍，但把連續(xù)的I/O分裂成Link口和簇總線也是不切合實(shí)際的做法。實(shí)際上，對(duì)于連續(xù)CFFT的最大I/O數(shù)據(jù)率是500MHz，由每個(gè)TIgerSHARC的兩個(gè)Link口提供。很小帶寬的限制降低了連續(xù)1024點(diǎn)cFFT的性能，每個(gè)TigerSHARC能處理30517次。TigerSHARC低功耗、小尺寸和功能的集成，目前可得到簇總線（８片TigerSHARC）6UcPCI板卡。８片TigerSHARC每秒能執(zhí)行２４４１３５次連續(xù)１０２４點(diǎn)CFFT運(yùn)算，幾乎是理想PowerPC板卡的４倍。
６結(jié)論
我們討論的各種COTS板的應(yīng)用，代表了連續(xù)實(shí)時(shí)信號(hào)處理應(yīng)用的實(shí)際性能。對(duì)于其它因素的分析（如中斷、開(kāi)發(fā)環(huán)境、DMAs、存儲(chǔ)器的利用、Cache管理、電源等）不在本文討論范圍。如果應(yīng)用系統(tǒng)需要大量的計(jì)算、比較少的數(shù)據(jù)搬移和所謂的后向數(shù)據(jù)處理，由于較高的時(shí)鐘頻率和強(qiáng)大的內(nèi)核，PowerPC是理想的選擇；反之，對(duì)于像成像、雷達(dá)、聲納和監(jiān)聽(tīng)等應(yīng)用的連續(xù)、實(shí)時(shí)信號(hào)處理，由于需要比較高的數(shù)據(jù)吞吐率，TigerSHARC應(yīng)該是首選。
【連續(xù)實(shí)時(shí)信號(hào)處理器的性能分析】相關(guān)文章：
提高實(shí)時(shí)操作系統(tǒng)的實(shí)時(shí)性能和可靠性策略08-19
MIDI信號(hào)的解碼及實(shí)時(shí)音符顯示08-06
改善嵌入式Linux實(shí)時(shí)性能的方法研究08-19
電視信號(hào)的實(shí)時(shí)監(jiān)測(cè)與數(shù)字化處理08-06
數(shù)字信號(hào)處理器中D/A功能的實(shí)現(xiàn)08-06
Motorola微處理器的bootloader分析與應(yīng)用08-06
運(yùn)用UML分析設(shè)計(jì)占先式實(shí)時(shí)內(nèi)核08-06