- 相關(guān)推薦
CPLD器件的在系統(tǒng)動態(tài)配置
摘要：介紹一種利用微控制器動態(tài)配置CPLD器件的方法。將配置文件存放在存儲器中，配置文件中的控制代碼驅(qū)動在微處理器中運(yùn)行的配置引擎；將配置文件中的配置信息通過JTAG口移入CPLD，實現(xiàn)器件的動態(tài)配置；通過更換存儲器中配置文件，達(dá)到同一器件實現(xiàn)不同功能的目的。這種方法為嵌入式系統(tǒng)升通讀重構(gòu)提供了一種新的思路，將來一定會得到廣泛應(yīng)用。關(guān)鍵詞：ISP 在系統(tǒng)可編程技術(shù) 動態(tài)配置 CPLD
引言
隨著應(yīng)用的不斷深入，嵌入式系統(tǒng)升級的問題擺在了人們面前。在這種背景下ISP技術(shù)應(yīng)運(yùn)而生。
在系統(tǒng)可編程ISP（In Ststem Programmability）技術(shù)是指能對器件、電路甚至整個系統(tǒng)進(jìn)行現(xiàn)場升級和功能重構(gòu)的技術(shù)。這種重構(gòu)可以在實驗開發(fā)過程中、制造過程中，甚至是在交付用戶使用之后進(jìn)行；而整個在系統(tǒng)可編程設(shè)計的最后一個步驟，也是最關(guān)鍵的步驟，也是最關(guān)鍵的步驟，就是器件的配置。配置過程加載設(shè)計規(guī)定的編程數(shù)據(jù)到器件中，以定義器件內(nèi)部功能塊及其互連，從而實現(xiàn)器件功能的重構(gòu)升級。
當(dāng)然ISP配置方式是多種多樣的，其中計算機(jī)加下載線就是最常見的配置器件的方法；但是這個方法需要計算機(jī)配合，對嵌入式系統(tǒng)來說不太實用，因此需要一個更加方便靈活的配置方案。Lattice公司CPLD器件不僅具有ISP功能，同時融合引腳鎖定功能和JTAG技術(shù)，使得拋棄計算機(jī)而使用微控制器在系統(tǒng)配置、修改、升級CPLD器件成為可能。特別是引腳鎖定功能，實現(xiàn)了真正意義上的“動態(tài)”配置。采用引腳鎖定技術(shù)，將配置前引腳狀態(tài)鎖定，配置完成以后各個引腳仍能保持配置前狀態(tài)。本文介紹一個用微控制器在系統(tǒng)配置Lattice MACH4000系列CPLD器件的方案。
圖1
1 原理
ISP器件要實現(xiàn)配置，除了ISP器件的硬件系統(tǒng)中要提供正確的ISP接口以外，還需要有配置文件和配置工具。
（1）配置接口
Lattice公司為器件提供了ISP接口和JTAG接口。
ISP接口是Lattice公司自行開發(fā)設(shè)計的，具有如下引腳定義：
SDI——數(shù)據(jù)輸入和狀態(tài)機(jī)控制；
MODE——和SDI一起控制狀態(tài)機(jī)；
MODE——和SDI一起控制狀態(tài)機(jī)；
SCLK——時鐘輸入；
SDO——數(shù)據(jù)輸出，可選引腳；
IspEN——工作模式和配置模式選擇，同時還有一個ISP狀態(tài)機(jī)，包含3個狀態(tài)，由MODE和SDI控制狀態(tài)機(jī)所處技術(shù)，在Shift狀態(tài)通過SDI移入命令，在Execute狀態(tài)執(zhí)行命令。
聯(lián)合測試行動小組JTAG（Joint Test Action Group）在20世紀(jì)80年代中期制定了邊界掃描技術(shù)，在1990年被修改后成為IEEE的一個標(biāo)準(zhǔn)——IEEE1149.1-1990。這個標(biāo)準(zhǔn)即為JTAG。邊界掃描技術(shù)最初發(fā)展鹽業(yè)，是為了測試電路各個IC器件之間的互邊是否正確。隨著ISP發(fā)展，許多生產(chǎn)廠商利用JTAG規(guī)定的四條引腳的測試存取口作為ISP的開發(fā)平臺，使得ISP也變得有標(biāo)準(zhǔn)可循，給用戶帶來了極大方便，于是JTAG在其權(quán)限內(nèi)把ISP性能擴(kuò)充到了IEEE1149.1中。發(fā)展到現(xiàn)在可以這樣說，IEEE1149.1標(biāo)準(zhǔn)為我們提供了一條簡單的串行接口，將那些具有JTAG接口的器件串接在一打掃描鏈中。通過這個接口既能實現(xiàn)ISP又能實現(xiàn)測試。
IEEE1149.1標(biāo)準(zhǔn)對邊界掃描結(jié)構(gòu)的定義包括4個基本單元：4個引腳的測試存取口TAP（Test Access Port）、數(shù)據(jù)寄存器、指令寄存器和TAP控制器。TAP引腳定義如下：TCK為測試時鐘輸入，TDI為測試數(shù)據(jù)輸入，TDO為測試數(shù)據(jù)輸出，TMS為測試模式選擇。數(shù)據(jù)寄存器包含兩種BYPASS寄存器和BSR（Boundary Scan Register）寄存器，其中BSR由BSC（Boundary Scan Cell）串聯(lián)而成，正是通過BSC才把來自于TAP的數(shù)據(jù)移入ISP芯片內(nèi)部邏輯。另外TAP控制器作為一個有限狀態(tài)機(jī)，共有16個狀態(tài)。它控制著測試存取口、指令寄存器和數(shù)據(jù)寄存器。TAP控制器如圖1所示。
通過TCK、TMS控制TAP控制器的狀態(tài)。當(dāng)TAP控制器處于Shift-IR狀態(tài)時，TDI口進(jìn)入的指令被移進(jìn)指令寄存器；當(dāng)TAP控制器入于Update-IR狀態(tài)時，指令寄存器的指令有效。根據(jù)這個原理，通過控制此狀態(tài)機(jī)，將配置信息移入器件內(nèi)。另外，TAP測試存取口4個引腳有嚴(yán)格的時序要求，如圖2所示。
其中TMS、TDI在TCK上升沿有效，TDO在TCK下降沿有效。要想通過JTAG口實現(xiàn)ISP或者測試，都必須遵守這些時序要求。
通過對兩種接口的研究發(fā)現(xiàn)，它們均能實現(xiàn)ISP，然而JTAG口的測試功能以及與其它具有JTAG口器件之間的靈活的連接性顯得更有優(yōu)勢，這也使得Lattice公司認(rèn)識到了ISP接口的局限，因此在它后來開發(fā)生產(chǎn)的新器件中都采用了JTAG。在本方案中用到的LatticeMACH4000系列CPLD器件，運(yùn)行頻率最高達(dá)400MHz，待機(jī)電流僅為20μA，宏單元數(shù)目最高
達(dá)1024個，引腳到引腳延時2.5ns，在系統(tǒng)配置要用JTAG接口。
圖2
（2）配置文件
在進(jìn)行配置前需要得到一個JED文件，也就是我們所說的熔絲圖文件。在這個文件里包含了相應(yīng)器件的配置信息，即該器件內(nèi)部互連邏輯。在開發(fā)環(huán)境ispLEVER3.0里按照自上而下的順序進(jìn)行邏輯設(shè)計，經(jīng)過行為仿真和時序仿真后，開發(fā)環(huán)境將生成這個熔絲圖文件。除了JED文件，另外還需要一個能說明菊花花鏈組成順序的.xcf文件。特別是當(dāng)系統(tǒng)中有多個ISP器件且組成菊花鏈進(jìn)行配置時，通過這個文件將分散在各個器件內(nèi)部的JTAG鏈按照先后順序組成一條系統(tǒng)級的掃描鏈，下載工具通過這個文件里的信息決定當(dāng)前TDI上的數(shù)據(jù)是哪個器件的數(shù)據(jù)。有了這2個文件以后就可以通過下載工具進(jìn)行器件配置了。
（3）配置工具
Lattice公司在PC和Workstation平臺提供的下載工具叫IspVM。通過這個下載軟件加上下載線可以實現(xiàn)器件配置。另外，Lattice在業(yè)界首創(chuàng)的利用系統(tǒng)板上的微控制器或微處理器進(jìn)行編程的嵌入式、多供應(yīng)商、單鏈、在系統(tǒng)可編程工具IspVM EMBEDDED，作為一種軟件實現(xiàn)，一旦在微控制器或處理器安裝成功，系統(tǒng)將有能力直接通過電路板上的處理器對板上所有可編程邏輯器件進(jìn)行編程或再編程，而無需使用下載電費或人工干預(yù)。當(dāng)然，為了使用這種軟件，必須將JED文件轉(zhuǎn)化成該軟件支持的文件格式VME。VME作為專門支持IspVM EMBEDDED的文件，里面除了包括來自于JED和XCF的配置信息以外，不覺包括了能驅(qū)動IspVM EMBEDDED配置引擎的控制信息。正是這些控制信息使TAP狀態(tài)機(jī)進(jìn)入相應(yīng)狀態(tài)，從而將配制信息移入器件內(nèi)。需要注意的是，如果要將VME存儲在存儲器上，還需要將其轉(zhuǎn)化成HEX格式。本方案將在MSP430單片機(jī)上實現(xiàn)IspVM EMBEDDED，從而提供一種嵌入式系統(tǒng)升級方案。
2 方案設(shè)計
系統(tǒng)硬件電路如圖3所示。
MSP430單片機(jī)P2口作為配置接口，接到Lattice MACH4128V的JTAG口上，外掛一個E2PROM，用來存儲HEX格式的VME文件。整個過程是，通過串口接收來自計算機(jī)的配置文件，放到E2PROM，接收完畢以后，單片機(jī)運(yùn)行配置引擎，讀取E2PROM，配置指令通過JTAG口對Lattice MACH 4128V進(jìn)行配置。需要指出的是，Lattice MACH 4128V并沒有用專門的引腳來控制進(jìn)入配置模式或退出配置模式，而僅僅是通過TAP控制所處狀態(tài)來決定的。IEEE1149.1標(biāo)準(zhǔn)中規(guī)定：器件加電時或應(yīng)用中不利用邊界掃描邏輯，強(qiáng)迫TAP控制器處于Test-Logic-Reset狀態(tài)，因此在通過程序控制JTAG進(jìn)行器件配置結(jié)束時，一定要通過軟件方式強(qiáng)迫TAP控制器回到Test-Logic-Reset狀態(tài)，下面提到的ispVMEnd()函數(shù)實現(xiàn)的就是這個功能。另外，當(dāng)通過JTAG口完成器件配置或測試以后，TMS、TDI引腳器件內(nèi)部上拉。雖然如此，為了防止TCK可能出現(xiàn)的信號使JTAG狀態(tài)機(jī)離開Test-Logic-Reset狀態(tài)，或者因為上電瞬間可能產(chǎn)生的TCK信號導(dǎo)致狀態(tài)機(jī)進(jìn)入未知狀態(tài)，設(shè)計電路時必須在TMS引腳加4.7kΩ下拉電阻。另外，電路中Vcc=3.3V。
3 軟件介紹
軟件部分包括PC機(jī)程序和MSP430單片機(jī)程序。其中PC機(jī)程序?qū)EX格式的VME文件通過串口傳送給單片機(jī)；MSP430單片機(jī)程序包括ispVM EMBEDDED，串口讀寫和E2PROM讀寫部分。
作為整個配置的核心，ispVM EMBEDDED主要由存儲在E2PROM的VME文件驅(qū)動，從而將配置信息串行移入Lattice MACH 4128中。整個過程如下：首先，驗證VME文件的版本，只有相應(yīng)版本的ispVM EMBEDDED才能解釋同樣版本的VME文件，ispVMStart()函數(shù)強(qiáng)迫TAP狀態(tài)機(jī)進(jìn)入配置主引擎ispVMCode()，來自于VFME中的控制代碼將驅(qū)動這個引擎執(zhí)行相應(yīng)操作，其中3個控制代碼最為常見的STATE、SIR、SDR和STATE代碼控制TAP狀態(tài)機(jī)進(jìn)入聲明的狀態(tài)，如Shift-DR、Shift-IR等。SIR代碼表明將向器件中移入指令流，SDR代碼表明將向器件中移入數(shù)據(jù)流。通過這種方式，配置主引擎ispVMCode()將VME中包含的配置信號器件從而完成配置，配置完成ispVMCode()返回一個配置成功與否的代碼。最后ispVMEnd()強(qiáng)迫TAP狀態(tài)機(jī)進(jìn)入Test-Logic-Reset狀態(tài)。
Void ispVMEnd(void){
IspVMStateMachine(RESET);/*TAP狀態(tài)機(jī)進(jìn)入Test-Logic-Reset狀態(tài)*/
IspVMDelay(1);/*一段延時后，器件由配置模式切換到運(yùn)行模式*/
}
事實上，作為專門針對嵌入式平臺的配置工具ispVM EMBEDDED并不依賴于特定的硬件或系統(tǒng)平臺，所以可以很容易地往用戶自己的系統(tǒng)上移植。3個與硬件相關(guān)的函數(shù)需要用戶自己改寫，Readprot()從輸入引腳讀一個字節(jié)，Writeport()通過輸出引腳向外發(fā)送一個字節(jié)，ispVMDelay()系統(tǒng)延時。在MSP430上的實現(xiàn)如下：
#define pinTDI 0x02 //定義P2.1為TDI
#define pinTDO 0x08 //定義P2.3為TDO
short int isp_pins用來存放當(dāng)前JTAG口的引腳信號
unsigned char readPort(void){
unsigned char PortVal;
PortVal=P2IN; //讀取P2口
return ((unsigned char)(PortVal &pinTDO)?0x01:0x00));//返回TDO引腳信號
}
void writePort(unsigned char pins,unsigned char value){
if(value)
isp_pins=pins|isp_pins;//把isp-pins引腳置高
else
isp_pins=～pins&isp_pins;//把isp-pins引腳置低
P2OUT=isp_pins;
}
void ispVMDeay(unsigned short int delay_time){//delay_time來自于配置文件，通過它告訴配置引擎具體需要延時多久
if(delay_time &0xA000){//ms級延時
delay_time &=～0xA000;
}
else if(delay_time>=1000)//如果是μs級，轉(zhuǎn)換成ms級延時
delay_time=delay_time/1000;
else
delay_time=1;//延時小于1ms時，就延時1ms
PS1ms=delay_time;
CCTL0=CCIE; //開定時
while(PS1ms){};//在中斷PS1ms
CCTL0&=～CCIE; //關(guān)定時
}
有一點需要指出，ispVM EMBEDDED要求將已轉(zhuǎn)化成HEX格式的VME作為程序的一部分固化在單片機(jī)里。很顯然，要想更換配置文件，就必須連同單片機(jī)程序一同換掉。這對實現(xiàn)動態(tài)配置是不利的，也是為什么在本方案中外加E2PROM的原因。這樣無須更改程序，只換掉E2PRO中的配置文件即可。因此還需要更改GetByte()函數(shù)。
(范文先生網(wǎng)www.qkfawen.com收集整理)
對24C512的操作應(yīng)該遵循I2C總線協(xié)議，而在MSP430中沒有I2C總線硬件，所以本方案中用軟件方法模擬。由于I2C串行總線數(shù)據(jù)交換速度較慢，因而當(dāng)從E2PROM中讀出數(shù)據(jù)再往CPLD中移入時，形成了配置過程的速度瓶頸。在解決這個問題時，我們充分利用了MSP430149單片機(jī)內(nèi)部2KB RAM，采用E2PROM最快的讀取方式——順序讀，將配置數(shù)據(jù)預(yù)先讀入到RAM中，GetByte()函數(shù)直接從RAM中讀取數(shù)據(jù)。這種方法在一定程度上提高了配置速度。我們改寫的GetByte()函數(shù)是這樣的：
unsigned char GetByte()
{ unsigned char data;
static unsigned short int index=0;
……
if(index==0){ //有新的數(shù)據(jù)來自E2PROM
fp=wmeArray;//放在unsigned char vmeArray[1024]
}
data=*fp++;
if(index<1024)
index++;
else {
index=0;
if((num+1024)>totalnum是已經(jīng)讀取字節(jié)數(shù))
ReadBlock(address,totalnum-num);//totalnum是整個配置文件字節(jié)數(shù)
}
else{
ReadBlock(address,1024);//從I2PROM的
address=adress+1024;//adress地址開始讀1024字節(jié)
}
}
return(data);
}
PC機(jī)上應(yīng)用程序用Delphi7.0開發(fā)設(shè)計，利用專門的串口控件很容易開發(fā)出串口通信程序，從而將VME配置文件發(fā)送到MSP430。當(dāng)配置完成以后由MSP430返回“配置成功”。
4 結(jié)論
我們設(shè)計的基于MSP430的CPLD動態(tài)配置方案，充分利用了CPLD可重復(fù)配置的特性，為嵌入式系統(tǒng)升級重構(gòu)提供了一種新的思路，將來一定有很好的應(yīng)用前景。當(dāng)然在這個方案中，由于采用外加E2PROM的原因，在配置速度上較慢。雖然本方案針對的是Lattice MACH4000系列CPLD器件，但是稍加改動也可用于Lattice其它ispJTAG器件，如ispXPLD、
ispGDX2等。另外在實際應(yīng)用中，如果能加上網(wǎng)絡(luò)模塊，還可以實現(xiàn)遠(yuǎn)程的動態(tài)配置。
【CPLD器件的在系統(tǒng)動態(tài)配置】相關(guān)文章：
CPLD器件在時間統(tǒng)一系統(tǒng)中的應(yīng)用08-06
FPGA器件的在線配置方法08-06
CPLD在DSP系統(tǒng)中的應(yīng)用設(shè)計08-06
零功耗超快速CPLD器件ispMACH4000Z及其應(yīng)用08-06