- 相關推薦
基于PCI總線的雙DSP系統(tǒng)及WDM驅動程序設計
摘要：介紹了PCI總線控制芯片PCI2040的功能及內(nèi)部結構，分析了基于PCI總線的雙DSP通信的硬件結構及實現(xiàn)方法，并描述了利用Windows2000 DDK開發(fā)WDM設備驅動程序的方法及PCI雙DSP通信驅動程序主要模塊的設計方法和編程注意要點。關鍵詞：PCI總線 PCI2040 DSP DDK WDM
TI公司專門推出了PCI2040橋芯片是專門針對PCI總線和DSP接口用的，本文利用它和DSP來處理視頻信號，并用雙端口RAM實現(xiàn)DSP之間的數(shù)據(jù)傳輸。
1 硬件設計
1.1 PCI總線控制芯片PCI2040
PCI總線是一種不依附于某個具體處理器的局部總線，它支持32位或64位的總線寬度，頻率通常是33MHz，目前最快的PCI2.0總線工作頻率是66MHz。工作在33MHz、32位時，理論上最大數(shù)據(jù)傳輸速率能達到133MB/s。它支持猝發(fā)工作方式，提高了傳輸速度，支持即插即用，PCI部件和驅動程序可以在各種不同的平臺上運行[1]。
實現(xiàn)PCI總線協(xié)議一般有兩種方法，一是用FPGA設計實現(xiàn)，但PCI協(xié)議比較復雜，因此難度較大；二是采用PCI總線控制芯片，如AMCC公司的S5933、PLX公司的PCI9080等通用的PCI接口芯片。TI公司專門推出了針對PCI總線和DSP接口的芯片PCI2040[2]，它不但實現(xiàn)了PCI總線控制的功能，而且提供了和DSP芯片無縫的接口，因而大大簡化了系統(tǒng)設計的復雜度并縮短了開發(fā)時間。
PCI2040是一個PCI-DSP橋接器件，它提供了PCI局部總線和TMS320C54X 8位主機接口(HPI)與TMS320C6X 16位主機接口的無縫連接。一片PCI2040最多能同時掛接4片DSP芯片。同時，它還提供了一個串行EEPROM接口，一個通用輸入輸出接口(GPIO)和一個16位通用總線接口(為TI JTAG測試總線控制器提供接口)[2]。PCI2040只能作為PCI目標設備使用，不能作為PCI主設備使用；它只支持單字的讀寫，不能提供DMA操作。PCI2040能夠兼容3.3V和5V信號環(huán)境?系統(tǒng)中的3.3V和5V信號可以直接從PCI插槽中獲得。
PCI2040和TMS320C6201的接口如圖1所示。
1.2 PCI2040寄存器說明
PCI2040橋256字節(jié)的配置頭如圖2所示，HPI CSR 基地址、控制空間基地址(Control Space Base Address)值都是系統(tǒng)自動分配的。所有的PNP器件都是如此?它將控制空間映射到主機內(nèi)存，映射的空間大小為32KB。4片DSP芯片的選擇是通過解碼PCI_AD14、PCI_AD13來實現(xiàn)的，其對應關系如表1所示。而DSP HPI寄存器的地址則是由PCI_AD12和PCI_AD11來決定的，其對應關系如表2所示。
圖1 PCI2040和TMS320C6201的接口
表1 DSP選擇
AD[14:13]
TMS320C6x DSP
00
HCS0（選擇第一塊DSP）
01
HCS1（選擇第二塊DSP）
10
HCS2（選擇第三塊DSP）
11
HCS3（選擇第四塊DSP）
表1 HPI寄存器映射
AD[12:11]
TMS320C6x HPI Register
00
HPI控制寄存器
01
HPI地址寄存器
10
HPI自增數(shù)據(jù)寄存器
11
HPI數(shù)據(jù)寄存器
(范文先生網(wǎng)www.qkfawen.com收集整理)
因此，DSP與主機交換數(shù)據(jù)的過程，也就是讀寫HPI寄存器的過程。也就是說，通過主機訪問DSP板上資源，只需要將相應地址賦予HPIA寄存器中，然后讀寫數(shù)據(jù)就可以通過HPID寄存器。具體描述如下：
(1) 初始化PCI2040內(nèi)部配置寄存器，指向特定的DSP(因為本系統(tǒng)有兩塊DSP和PCI2040相連)，指定數(shù)據(jù)傳輸寬度為16位。
(2) 分配HPI CSR基地址和控制空間基地址，允許PCI2040進行內(nèi)存映射或I/O端口映射。值得注意的是，PCI2040控制空間只能映射在主機的內(nèi)存空間里，不能映射在I/O空間。以上兩步都由驅動程序完成。
(3) 脫離復位狀態(tài)后，PCI2040解碼從PCI總線來的地址，以此來做出響應。若落入32KB的控制空間中，則根據(jù)PCI_AD12、PCI_AD11及PCI_AD14、PCI_AD13片選情況訪問相應HPI寄存器。
(4)設定HPI控制寄存器中的BOB位，選擇正確的高低16位排列方式。
(5)主機開始對HPI寄存器進行讀寫。
1.3 雙DSP系統(tǒng)硬件設計
本文所采用的雙DSP系統(tǒng)主要用來處理視頻信號及高速數(shù)據(jù)采集，該系統(tǒng)是基于TMS320C6201 DSP和PCI2040而設計的。此卡的主要功能是：(1)采集視頻信號或其他模擬信號經(jīng)A/D轉換后，交給DSP進行相應處理，然后將處理后的數(shù)據(jù)通過PCI2040經(jīng)PCI總線存放在計算機硬盤上或者直接存儲到板上RAM中，然后通過PCI總線將視頻數(shù)據(jù)傳送到主機后顯示。(2)兩塊DSP之間的通信可以通過McBSP或雙端口RAM。
該系統(tǒng)的特點有：兩塊TMS320C6201 DSP，處理能力可達3200MIPS；每片C6201帶512K SBSRAM，256KB FLASH；16KB高速雙口RAM用于兩塊C6201之間進行數(shù)據(jù)交換；12位ADC；32位高速FIFO。系統(tǒng)硬件框圖如圖3所示。
2 基于WDM的PCI驅動程序設計
WDM是新一代的驅動程序構架，它是一個跨平臺的驅動程序模型，在WINDOWS 98以上的操作系統(tǒng)中都實現(xiàn)了全面兼容。不僅如此，WDM驅動程序還可以在不修改源代碼的情況下經(jīng)過重新編譯后在非Intel平臺上運行，因而為驅動程序開發(fā)人員提供了極大的方便。
WDM驅動程序是分層的，即不同層上的驅動程序有著不同的優(yōu)先級，而Windows 9x下的VxD則沒有此結構。另外，WDM還引入了功能設備對象FDO(Functional Device Object)與物理設備對象PDO(Physical Device Object)兩個新概念來描述硬件。PDO代表實際存在的硬件設備，它是在總線驅動程序(BUS DRIVER)下枚舉并建立的，負責與真實硬件進行I/O操作。FDO是由用戶驅動程序建立的，一般來說，它是用戶與真實硬件進行I/O操作的一個窗口，是Win32賴以溝通內(nèi)核的一個橋梁。對于驅動程序開發(fā)者，真正需要做的就是開發(fā)FDO。至于PDO，則由BUS DRIVER建立，并在需要的時候作為參數(shù)由I/O Manager或其它系統(tǒng)組件傳給你的FDO。
在應用層與底層進行通訊時，操作系統(tǒng)為每一個用戶請求打包成一個IRP(IO Request Packet)結構，將其發(fā)送至驅動程序，并通過識別IRP中的PDO來識別是發(fā)送給哪一個設備的。另外，WDM不是通過驅動程序名稱，而是通過一個128位的全局惟一標識符(GUID)來識別驅動程序的[3]。
WDM驅動程序都有一個初始化入口點，即DriverEntry，它相當于C語言中的main函數(shù)。當WDM驅動程序被裝入時，內(nèi)核調(diào)用DriverEntry例程。另外WDM設備驅動程序還需要一個即插即用模塊，即AddDevice。AddDevice例程就是PnP管理器在用戶插入新設備時調(diào)用它來創(chuàng)建WDM設備對象的。
本文主要采用Windows2000 DDK來設計該驅動程序。調(diào)試工具為SOFTICE。驅動程序的主要工作集中在：
（1）DriverEntry()，這是驅動程序的入口點，驅動程序被裝入時首先執(zhí)行DriverEntry例程。主要工作是建立驅動程序這所需的函數(shù)。
（2）dspPciAddDevice()，在這個例程里驅動程序主要是創(chuàng)建設備。
（3）dspPciPnp()，在這個例程中驅動程序主要是啟動設備和停止設備等，并且從PnP管理器讀出為雙DSP所分配的硬件資源，包括HPI CSR基地址和HPI控制空間基地址，對PCI配置空間進行初始化。初始化中斷等。需要注意的是，在初始化中斷之前禁止卡向主機發(fā)中斷，因此應有屏蔽中斷的操作。
(4)dspPciDeviceControl()，在這個例程中可以定制自己的函數(shù)來達到Ring3層和Ring0層相互通訊的目的。通過IOCTL_CODE可以區(qū)分不同的請求。
(5)Isr_Irq()，這個例程是用來處理中斷的。Windows 2000的中斷處理機制是假定多個設備可以共享一個硬件中斷。因此，Isr的首要工作就是找出哪一個設備發(fā)生了中斷。如果沒有，則應該立刻返回FALSE，以便HAL能把中斷送往其它設備驅動程序。中斷服務例程Isr執(zhí)行在提升的IRQL上，在DIRQL級別上運行的代碼需要盡可能快地運行。通常情況下，若判斷中斷是由自己的設備產(chǎn)生的，則調(diào)用一個在DISPATCH_LEVEL級別上運行的延遲過程調(diào)用(DpcFor_Irq)。
注意：當確定是自己卡的中斷時，要馬上屏蔽中斷位防止中斷再進來，等到DpcFor_Irq的結尾處再開中斷。
3 結論
通過上述的軟硬件設計，成功實現(xiàn)了預期的目標。高效的利用DSP高速處理能力。
【基于PCI總線的雙DSP系統(tǒng)及WDM驅動程序設計】相關文章：
基于PCI總線的嵌入式實時DSP圖像采集系統(tǒng)08-06
PCI傳輸卡的WDM驅動程序設計08-06
基于PCI總線加密卡硬件設計08-06
基于PCI總線的雷達視頻采集方案08-06
PCI總線協(xié)議的FPGA實現(xiàn)及驅動設計08-06