高速ADC：防止前端沖突

　　末端應(yīng)用中的趨勢表明：OEM們?nèi)栽谧非蟾�高的速度和分辨率以及更低的失真、損耗及更小的尺寸和更低成本。但轉(zhuǎn)換器設(shè)計者并沒有為滿足客戶的這些需求開發(fā)出全新的架構(gòu)，實際上也很少有設(shè)計者這么做。相反，現(xiàn)有架構(gòu)的發(fā)展已經(jīng)遠遠超出了其發(fā)明者的想象，繼續(xù)在 IC 業(yè)的一個競爭非常激烈的領(lǐng)域中快速發(fā)展。
　　
　　趨勢
　　
　　這種發(fā)展一直是很迅速的。例如，在 EDN雜志的最近一次高速ADC調(diào)查中，正在出售的最快速12比特轉(zhuǎn)換器是Analog Devices公司的 AD9433（參考文獻 1）。AD9433 運行速度是125MS/s,功率是1.25W,帶寬是 750MHz.而在我們目前的調(diào)查中，至少有 5 家制造商已在提供速度范圍在 125MS/s —— 1GS/s的器件，分辨率與速度有關(guān)，為8比特——14比特。
　　
　　前次調(diào)查情況是，最快的轉(zhuǎn)換器多數(shù)是建立在基于 SAR（逐次逼近寄存器）的架構(gòu)或流水線架構(gòu)上的。長期以來一直是大學(xué)研究課題的高速Δ-Σ結(jié)構(gòu)，正開始填補SAR 在商用市場中留下的空白。
　　
　　隨著廠商以迅猛的速度“爭當?shù)谝弧?產(chǎn)品推出的速度似乎正在加快。糟糕的是，在產(chǎn)品發(fā)布后的幾個季度，廠商提供的只是一些初步的數(shù)據(jù)表。初步的數(shù)據(jù)表并非只有壞處。實際上，它們幫助 IC 制造商和早期采用產(chǎn)品的客戶更快地開始合作。但是，有些數(shù)據(jù)表有多個修訂版（有時多達 8 個以上），使人們在獲得 IC 樣品時，很難以無差錯的方式來做設(shè)計。
　　
　　另一方面，與過去幾年相比，制造商們時常玩的規(guī)格游戲不那么流行了，至少不那么明顯了。多數(shù)數(shù)據(jù)表規(guī)定了最重要參數(shù)的最低和最高性能限度，有些是在 IC 的整個工作溫度范圍內(nèi)規(guī)定這些限度。最低 ENOB（有效比特數(shù)）規(guī)格較常見，但仍然不普遍。缺乏規(guī)格時，你可以從最低 SINAD 直接計算 ENOB:
　　
　　轉(zhuǎn)換器的交流特性對于中等速度的通信是個挑戰(zhàn)，在射頻時更是如此（見附文《單值悖論》）。如果你在高速轉(zhuǎn)換器方面的知識并不豐富，就應(yīng)該在轉(zhuǎn)換器選擇上多花些時間。速度和分辨率相似的轉(zhuǎn)換器之間有很多微妙的差別，結(jié)果，數(shù)據(jù)表長度往往接近于
　　
　　其中L是長度，f 是時鐘速率，m 是與廠商有關(guān)的變量。這一類別中，只有很少的器件有來自第二個來源的直接等價物。對于制造商而言，更常見的一個傾向是提供引腳兼容的“升級途徑”,使你能夠把某項設(shè)計遷移到更高的分辨率或時鐘速率。
　　
　　隨著基礎(chǔ)技術(shù)和電路技術(shù)的成熟，以及高速轉(zhuǎn)換器領(lǐng)域市場規(guī)模的擴大和競爭的加劇，主要制造商提供的規(guī)格變得更嚴格了。例如，關(guān)于數(shù)據(jù)表的一項簡要研究表明：靜態(tài)誤差一般很小。最高 DNL（差分非線性）通常小于 1LSB.結(jié)果，制造商保證不丟失代碼的分辨率一般等于銘牌上的分辨率，只有極少數(shù)例外。INL（積分非線性）通常也小于 1LSB,只在很少的器件中超過幾個 LSB.靜態(tài)性能很高，伴隨而來的是交流性能很高，這是因為靜態(tài)非線性和失真之間存在關(guān)系。因此，噪聲主導(dǎo)著很多轉(zhuǎn)換器的 ENOB.多數(shù)高速 ADC 的數(shù)據(jù)表顯示的 SNR 和 SINAD（信號、噪聲和失真）規(guī)格只相差十分之一或十分之幾分貝。這種情況下，如果數(shù)據(jù)表沒有規(guī)定最差情形下的 ENOB 或 SINAD,那么通過結(jié)合 SNR 和單獨報告的失真信息，你也許能夠合理地估算 SINAD.不過，如果你估算的分量包括典型值，尤其是當你的估算接近應(yīng)用的最低要求時，就應(yīng)格外小心了。
　　
　　正如已經(jīng)提到的那樣，IC 制造商們往往希望勝過其他公司一籌，都聲稱自己的轉(zhuǎn)換器是最快的。在特定分辨率，多數(shù)應(yīng)用并不需要市場上最快的轉(zhuǎn)換器，而只需要足夠快的轉(zhuǎn)換器。只要轉(zhuǎn)換器制造商能夠滿足你的設(shè)計對速度的需要，那么就直接的用處而言，進一步提高速度也許還不如逐漸改善 ENOB、功耗或成本，這些特性在可用器件領(lǐng)域展現(xiàn)了豐富的多樣性。
　　
　　多數(shù)高速轉(zhuǎn)換器制造商能夠提供廣泛的布局信息和適合于各種應(yīng)用的緩沖放大器的相關(guān)建議。多數(shù)制造商還提供評估板，從而使你迅速開始設(shè)計工作，并在設(shè)計周期的后期作為比較點。盡管有這么高級別的應(yīng)用支持，但你還是必須仔細把轉(zhuǎn)換器與附近其它子電路之間的相互影響降到最低限度（參考文獻 2）。
　　
　　逐次逼近
　　
　　過去幾個季度發(fā)布的典型 SAR 轉(zhuǎn)換器的速度大約是參考文獻 1 中討論的器件的兩倍。使用 ENOB 和最大取樣速率的乘積作為品質(zhì)因數(shù)，表現(xiàn)突出的產(chǎn)品包括 Texas Instruments 公司的 ADS7881、Analog Devices 公司的 AD7621、Linear Technology 公司的 LTC1403a （表 1）。
　　
　　Analog 公司的 16 比特 AD7621 提供三種工作方式，外加“省電方式”.在所謂的翹曲方式（用于采樣不足的應(yīng)用）中，AD7621 每秒能取樣 2.5M 次，值得提醒的是，連續(xù)轉(zhuǎn)換之間的間隔不應(yīng)超過 1 ms.如果轉(zhuǎn)換不滿足該準則，比如在突發(fā)轉(zhuǎn)換的開始或加電序列之后，那么你應(yīng)該忽略第一次轉(zhuǎn)換。AD7621 的正常工作方式不要求最低轉(zhuǎn)換速率，運行速度是 2MS/s.還有一種低功耗方式，就是 Analog Devices 公司的《星際迷航》迷們所稱的脈沖方式，根據(jù)取樣速率來調(diào)節(jié)功耗，最大速率為 1.25MS/s.根據(jù)最新的初步資料，該公司還沒有發(fā)布“牽引束”選件，因此你必須把 LQFP-48 或可選的 LFCSP-48 封裝焊接到印制電路板，就像你對其它所有器件所做的那樣。
　　
　　AD7621 依靠單一 2.5V 供電電壓來工作，具有片上低漂移基準、基準緩沖器、溫度傳感器。如果你把該轉(zhuǎn)換器與外部輸入選擇器一起使用，那么轉(zhuǎn)換器就能測量自身的溫度，這樣你可以利用這些數(shù)據(jù)來提高整個工作溫度范圍內(nèi)的校準精度。
　　
　　Linear Technology公司的14比特 LTC1403A轉(zhuǎn)換器工作速度是2.8MS/s,功耗僅為 21mW,供電電壓是 3V.實際上，在最近推出的 SAR 轉(zhuǎn)換器中，LTC1403A 及其姊妹產(chǎn)品12比特 LTC1403,按照 ES/P（ENOB 與取樣速率的乘積除以功耗）品質(zhì)因數(shù)的測量結(jié)果來看，是單通道器件中能量效率最高的。LTC1403和 LTC1403A 有兩種低功耗空轉(zhuǎn)方式。在小睡方式中，在正常供電情況下，功耗降至不超過 4.5mW 的水平。芯片使內(nèi)部基準電壓保持偏置，這樣，轉(zhuǎn)換器就能夠在一個時鐘周期內(nèi)醒來。在睡眠方式中，基準的偏置也關(guān)閉，并且耗電進一步降至不超過 45mA 的水平。一旦處于睡眠狀態(tài)，轉(zhuǎn)換器要花 2 ms時間蘇醒，主要是因為基準的轉(zhuǎn)換時間和穩(wěn)定時間，假定負載是推薦的 10mF.
　　
　　在低于100kHz的頻率時，LTC1403A 的差分輸入提供的 CMRR（共模抑制比）一般高于 80dB,超過了期望的20dB/ 10倍頻滾降。該器件的 ENOB 幾乎與尼奎斯特點一致，在這一點，隨著失真現(xiàn)象增加，ENOB會下降。一種三線串行控制接口使 LTC1403 和 LTC1403A 可以置于 MSOP-10 封裝中，使這些器件對于便攜系統(tǒng)或現(xiàn)場嵌入式系統(tǒng)應(yīng)用而言很有吸引力。
　　
　　Texas Instruments 公司 （TI） 的 12 比特 ADS7881 的采樣速度高達 4MS/s.與 LTC1403 一樣，ADS7881 有兩種低功耗待機方式，把功耗從 110mW 最大值降到小睡方式的不足 10 mW 和睡眠方式的 9μW.蘇醒時間一般分別是 60 ns和 25 ms.
　　
　　ADS7881 的采樣/保持放大器提供偽差分輸入，你應(yīng)該用匹配的源阻抗來驅(qū)動這種輸入，以便在輸入電壓范圍和工作溫度范圍內(nèi)把偏移、增益和線性誤差降到最小。輸入信號范圍是 0 ——2.5V.偽差分中的“偽”是指轉(zhuǎn)換器對輸入信號采樣，并把它們送到電容器陣列，該陣列抑制共模分量，不過只是在有限的 ±200mV 電壓范圍內(nèi)。在該范圍內(nèi)，典型 CMRR 在 1MHz 時等于 60 dB.
　　
　　ADS7881 有一個并口，因此采用 TQFP-48 封裝。你可以按照字節(jié)方式來配置該轉(zhuǎn)換器的 12 比特數(shù)據(jù)端口，用于 8 比特處理器。在這種安排中，你的處理器在兩次連續(xù)的字節(jié)讀操作期間讀取 12 比特數(shù)據(jù)。
　　
　　I/Q 解調(diào)和多相電機控制等若干應(yīng)用均受益于信號對的同步采樣。廉價的雙通道轉(zhuǎn)換器以一種高效率利用電路板空間和電源的方式滿足了這種需要。Linear Technology 公司的 14 比特 1.5MS/s LTC1407A 雙通道 ADC 提供了在兩個采樣/保持放大器上進行的同時采樣，這兩個放大器共享一個 3MS/s SAR 內(nèi)核（圖 1）。轉(zhuǎn)換器在兩個采樣/保持放大器之間來回切換，并裝載一對 14 比特鎖存器。
　　
　　圖1,Linear Technology公司的LTC1407和LTC1407A ,12比特和14比特雙通道1.5MS/s轉(zhuǎn)換器，采用單通道3MS/s SAR轉(zhuǎn)換器就能處理來自同步取樣/保持放大器的信號。
　　
　　與 LTC1403A 一樣，LTC1407A 有一個 12 比特的姊妹產(chǎn)品 LTC1407,并具有用于省電的小睡方式和睡眠方式、一個三線數(shù)字接口，它采用 MSOP-10 封裝。這種雙通道轉(zhuǎn)換器的差分輸入范圍是 0——2.5V.只要差分分量和共模分量之和不超過標稱值 3V 的電源電壓，差分輸入還可以容納共模信號。
　　
　　Analog Devices 公司的 AD7266 提供兩個完整的 12 比特 2MS/s轉(zhuǎn)換器，它們共享一個公共基準和控制塊。每個轉(zhuǎn)換器都有一個輸入復(fù)用器，你可以把它配置用于3個差分輸入信號或6個單端輸入信號。你可以選擇從兩個串行輸出引腳讀取兩個輸出字，或在一條線路上接連讀取。
　　
　　AD7266最大功耗是20mW,依靠 5V 電源工作，根據(jù)我們的 ES/P 品質(zhì)因數(shù)，這使它成為了本次調(diào)查中用電效率最高的 SAR 轉(zhuǎn)換器。采用 3V 電源時，最高轉(zhuǎn)換速率降至 1.5MS/s,但功耗降得更快，最大僅為 8mW.關(guān)機方式的功耗最大為 5mW.
　　
　　AD7266 自從推出以來，規(guī)格細節(jié)一直有些不全，這是因為它今年才會完全生產(chǎn)。雖然 SINAD、THD（總諧波失真）、SFDR（無雜散動態(tài)范圍）帶有最大值或最小值規(guī)格，但對于你也許希望了解的硬指標，比如串擾、抖動、帶寬、偏移匹配等等，只給出了典型值。數(shù)據(jù)表還把最大吞吐率等其它指標列為 TBD（待定）。AD7266 并不是伴有粗略數(shù)據(jù)表的唯一器件。事實似乎是，在最大、最積極的供應(yīng)商匆忙把自己最新、最有競爭力的器件投放市場時，沒有為早期采用者留下足夠多的詳細資料。Analog Devices 并不是唯一犯這種錯誤的公司，它的主要對手Texas Instruments 公司也一直是在提供完備的規(guī)格細節(jié)之前就在大談其器件。在產(chǎn)品發(fā)布后的最初幾周，這種情況也許可以理解，但等到兩個季度之后還是沒有動靜，人們的好胃口恐怕早就沒了。
　　
　　當然，Analog Devices公司和 TI 公司并不只是在做些沒有意義的事情。在突破 1MS/s（表 2）的 Δ-Σ 轉(zhuǎn)換器（或 Σ-Δ 轉(zhuǎn)換器，這要看你是跟誰說話）領(lǐng)域，他們處于領(lǐng)先地位。在上次調(diào)查期間，這類產(chǎn)品尚不存在。當時，這類器件充其量是大學(xué)論文而已。首批樣品是 TI 公司的 ADS1605 和 ADS1606,以及 Analog Devices 公司的 AD7400 和 AD7401.
　　
　　ADS1605 和 ADS1625 分別是 16 比特 5MS/s轉(zhuǎn)換器和 18 比特 1.25MS/s轉(zhuǎn)換器。ADS1605 和 ADS1625 的姊妹
　　
　　產(chǎn)品，即 ADS1606 和 ADS1626,把輸出 FIFO 添加到了 I/O 接口。
　　
　　與這類轉(zhuǎn)換器中的較慢型號一樣，一個數(shù)字濾波器放在Δ-Σ調(diào)制器之后，決定著很多頻帶內(nèi)特性，包括 ±0.0025dB 通帶紋波、很寬的線性相位帶寬，以及急劇躍遷進入抑止帶等特性。抑止帶衰減至少是 72dB.
　　
　　數(shù)據(jù)表規(guī)定了最小 SINAD,并且在 100kHz 時的滿刻度輸入是 -20dB.你如果用它來計算 ENOB,那么對于 ADS1605 和 ADS1625,結(jié)果分別是 10 比特和 11.2 比特。筆者通過結(jié)合 SNR 趨勢線和 THD 趨勢線得到了表中的估算值，-20dB 滿刻度時的最小值與典型值之比是額定的。根據(jù)數(shù)據(jù)表的特性曲線，在動態(tài)范圍的最后 2dB,SNR 和 THD 都急劇惡化 10dB 以上，這個奇怪的特性使人們更難評估這些器件在 20dB 滿刻度點以外其它點的性能。
　　
　　Analog Devices 公司的 AD7400 和 AD7401 分別是 16 比特 10MS/s自計時Σ-Δ轉(zhuǎn)換器和 16 比特 20MS/s外部計時Σ-Δ轉(zhuǎn)換器。截止寫稿時為止，AD740x 轉(zhuǎn)換器在 IC ADC 當中很不尋常，獨特的也許就是它們包含一個平面絕緣變壓器，使你能夠取消在很多交流電機控制和數(shù)據(jù)采集應(yīng)用中都要求的電流隔離。該公司的隔離承受測試在器件上施加了 4.5kV 電壓，持續(xù) 1s,泄漏電流極限為 5μA,按照 UL1577 標準進行。部分放電測試允許的最大值為 5pC,電壓為 1.67kV,持續(xù) 1s,按照 EN60747-5-2 標準進行。在 UL、CSA、IEC、VDE、DIN 和 EN 針對隔離、絕緣和工作電壓的標準方面，這些器件已經(jīng)得到或正在申請批準。
　　
　　炙手可熱的流水線轉(zhuǎn)換器
　　
　　閃速轉(zhuǎn)換器是最快的轉(zhuǎn)換器架構(gòu)，受限于以下事實：它對每個代碼都需要一個n比特精度的比較器。因此，它的面積和最終成本與2n成比例，其中 n 是比特數(shù)。一種稱為折疊式的電路技術(shù)減少了比較器的數(shù)量，但在超過8比特左右分辨率的轉(zhuǎn)換器中很少見（參考文獻 3）。National Semiconductor 公司的ADC-081000就是一種使用折疊和內(nèi)插架構(gòu)的商品化轉(zhuǎn)換器，它是一種1GS/s 8比特器件，打算用于數(shù)字示波器、測量儀器和直接射頻下變頻設(shè)備（參考文獻 4）。該公司最近才發(fā)布這種器件，截止發(fā)稿時，還沒有提供最終性能極限。National Semiconductor 公司預(yù)定很快投入生產(chǎn)并上市該產(chǎn)品，價格為 100 美元（批量1000 件）。
　　
　　流水線式轉(zhuǎn)換器是針對各種超過 8 比特分辨率（表 3）的最快的常見架構(gòu)。不論是從商品角度還是從學(xué)術(shù)實驗角度，流水線轉(zhuǎn)換器一直是重大開發(fā)的課題。在超過大約 12 比特后，流水線轉(zhuǎn)換器設(shè)計就使用各種校準方法來消除初期的非線性。在各公司競相制造速度更快、分辨率更大、功耗并不相應(yīng)增加的轉(zhuǎn)換器時，這種做法尤其常見。
　　
　　在流水線轉(zhuǎn)換器方面，最值得注意的趨勢包括提高取樣速率、增加每個取樣速率節(jié)點的 ENOB、提供更多的多通道器件。多通道轉(zhuǎn)換器尤其適合于成像和通信領(lǐng)域，在成像領(lǐng)域，大型陣列很常見，而在通信領(lǐng)域，I/Q 通道需要匹配良好的信號鏈。
　　
　　Texas Instruments 公司率先把多條通道包含進產(chǎn)品中，每個封裝中有 8 條通道，這些產(chǎn)品是 ADS5270、ADS5271 和 ADS5272,它們分別是 40MMS/s、50MMS/s 和 65MS/s的 12 比特轉(zhuǎn)換器。如果說該公司宣布各項最低值時，典型值為 11.3 比特的 ENOB 沒有引起太大震動，那么對于便攜式超聲波設(shè)備等成像應(yīng)用，這樣的通道密度和低功耗（每封裝不到 1W）應(yīng)該很有吸引力。
　　
　　每條通道的轉(zhuǎn)換器都連接到一個串行器和一個 LVDS 驅(qū)動器。一個外部取樣時鐘同步驅(qū)動 8 個采樣/保持放大器和一個 PLL,該 PLL 生成了輸出比特時鐘。取樣時鐘和比特時鐘在 LVDS 輸出端上都可用。
　　
　　Analog Devices 公司的多通道流水線式轉(zhuǎn)換器包括 AD9229 12比特轉(zhuǎn)換器和 AD9289 8比特轉(zhuǎn)換器。兩種器件的工作速度都是 65MS/s,都提供 LVDS 數(shù)據(jù)輸出和比特時鐘輸出。典型 ENOB 分別是 11.4 比特和 7.5 比特。同樣，截止寫稿時，該公司還沒有提供極限規(guī)格，因此很難評估這些器件在總體上的性能如何。
　　
　　Maxim 公司的 MAX1126 和 MAX1127 分別是 4 通道 40MS/s 和 65MS/s流水線式轉(zhuǎn)換器，采用 1.8V 電源工作。與其它多通道轉(zhuǎn)換器類似，MAX1126 和 MAX1127 共享一個片上基準、一個時鐘緩沖器、一個 PLL、一個控制結(jié)構(gòu)，使總功耗不超過 2/3W.這些轉(zhuǎn)換器的差分輸入范圍擴大到了 1.4V p-p.最小 ENOB 在 19.3MHz 時為 10.8 比特。
　　
　　值得關(guān)注的單通道流水線式轉(zhuǎn)換器包括 14 比特轉(zhuǎn)換器 TelASIC TC1410,它的工作速度是 240MS/s,帶寬是 1GHz,并帶有恰當?shù)妮斎肫ヅ渚W(wǎng)。Linear Technology 公司的 14 比特 LTC1750 和 Maxim 公司的 15 比特 MAX1427 也值得關(guān)注。這兩種器件的工作速度都是 80MS/s,都提供 11.8 ENOB,不過分辨率不一樣，LTC1750 是 30 MHz,而 MAX1427 是 15 MHz.
　　
　　還有更多的新器件也是流水線式的。有幾家制造商正計劃在第三、四季度推出高速轉(zhuǎn)換器，因此你可以讓“爭當?shù)谝弧庇螒蚶^續(xù)下去。運氣好的話，對于過去兩個季度或更早之前發(fā)布的器件，他們還將會補充當時沒有提供的規(guī)格細節(jié)。
　　
　　附文：單值悖論
　　
　　單值規(guī)格對多參數(shù)現(xiàn)象的有限用途會隨著模擬域中的某些規(guī)律性而增加，高速轉(zhuǎn)換器也不例外（參考文獻 A）。有些 OEM 設(shè)計商需要規(guī)格有保證、價格有競爭力的部件，而有些熱心支持客戶的轉(zhuǎn)換器制造商所做的參數(shù)測試已經(jīng)占了 IC 的出廠總成本的很大一部分，對于這些設(shè)計商和制造商，這個問題有些自相矛盾。例如，時鐘速率、輸入頻率和工作溫度是影響轉(zhuǎn)換器性能的三個參數(shù)。從這個角度而言，單值 ENOB（有效比特數(shù)）規(guī)格盡管由于簡單而具有吸引力，但包含的信息不太可能像你希望的那樣多，除非限定信號和工作條件的各項標準強有力地指導(dǎo)你的應(yīng)用。
　　
　　芯片制造商早就在利用特性曲線來補充他們的規(guī)格表，這些曲線通常代表從一次性 α測試所收集的數(shù)據(jù)的統(tǒng)計平均值。持續(xù)進行的工藝監(jiān)視和成品率優(yōu)化往往會使關(guān)鍵參數(shù)處于中心位置，并伴隨得到良好控制的分布，因此這些數(shù)據(jù)的有效壽命超過了作為它們基礎(chǔ)的晶圓。另外，一些制造商提供參數(shù)分布柱狀圖，它們幫助描繪典型性能和規(guī)格表最大值及最小值之間的關(guān)系。在針對多參數(shù)措施進行特性曲線的解釋時，有一個難題是它們只提供器件性能的二維片段，因此你不得不估計3個或更多參數(shù)維數(shù)度中的拐角大小。
　　
　　對于高速 ADC,最不直觀的關(guān)系包括噪聲特性、失真特性和寄生特性，它們是時鐘速率和輸入頻率的函數(shù)。因此，應(yīng)尋找那些試圖用圖形來澄清這些復(fù)雜關(guān)系的制造商，這是值得注意的事情。Texas Instruments 公司在 ADS5500 轉(zhuǎn)換器（14 比特、125MS/s）的數(shù)據(jù)表中就是這么做的（圖 A）。
　　
　　圖A,TI公司ADS5500的SNR（a）、無寄生動態(tài)范圍（b）及二次諧波失真與取樣率和輸入頻率之間的函數(shù)關(guān)系曲線，顯示了轉(zhuǎn)換器性能與信號傳輸條件之間的復(fù)雜關(guān)系。（TI供稿）
　　
　　參考文獻
　　
　　A. Israelsohn, Joshua, “Click picks,” EDN, May 1, 2003, pg 67.
　　
　　參考文獻
　　
　　1. Israelsohn, Joshua, “Blindingly fast ADCs,” EDN, May 10, 2001, pg 53.
　　
　　2. Israelsohn, Joshua, “Noise 102,” EDN, March 18, 2004, pg 46.
　　
　　3. Geelen, Govert and Edward Paulus, “An 8b 600 Msps 200 mW CMOS folding ADC using an amplifier preset technique,” Philips Semiconductor, Presented at ISSCC 2004.
　　
　　4. Taft, Robert, Chris Menkus, Maria Rosaria Tursi, Ols Hidri, and Valerie Pons, “A 1.8V 1.6 Gsps 8b self-calibrating folding ADC with 7.26 ENOB at Nyquist frequency,” National Semiconductor, Presented at ISSCC 2004.

【高速ADC：防止前端沖突】相關(guān)文章：

高速ADC的性能測試08-06

ADC信噪比的分析及高速高分辨率ADC電路的實現(xiàn)08-06

抓好防止利益沖突工作總結(jié)08-24

防止利益沖突治理動員部署階段情況報告08-24

渠道沖突的根源08-05

中外的交往與沖突08-17

那次沖突作文04-02

在沖突中成長02-20

沖突優(yōu)秀作文12-29