- 相關(guān)推薦
基于FPGA的電子穩(wěn)像平臺(tái)的研究
摘要：分析了傳統(tǒng)電子穩(wěn)像平臺(tái)的缺陷，研究并設(shè)計(jì)了基于FPGA的專用平臺(tái)。針對(duì)該平臺(tái)研制過(guò)程中所涉及的一些關(guān)鍵問(wèn)題進(jìn)行了詳盡的分析與探討，給出了可行的解決辦法。實(shí)驗(yàn)結(jié)果表明該平臺(tái)工作穩(wěn)定，擴(kuò)展性好。關(guān)鍵詞：視頻處理 電子穩(wěn)像 FPGA
電子攝像系統(tǒng)已廣泛應(yīng)用于軍用及民用測(cè)繪系統(tǒng)中，但是效果受到其載體不同時(shí)刻姿態(tài)變化或震動(dòng)的影響。當(dāng)工作環(huán)境比較惡劣，尤其是在航空或野外操作時(shí)，支撐攝像機(jī)平臺(tái)的震動(dòng)會(huì)引起圖像畫面的抖動(dòng)，令觀察者視覺(jué)疲勞，從面產(chǎn)生漏警和虛警。所以在運(yùn)行中，如何穩(wěn)像成為十分重要的問(wèn)題，特別是在長(zhǎng)焦距、高分辨力的監(jiān)視跟蹤系統(tǒng)中更加突出。具璞蒿、實(shí)性性強(qiáng)、體積小巧等特點(diǎn)，得到更廣泛的應(yīng)用。
圖1
穩(wěn)像系統(tǒng)的反應(yīng)速度是電子穩(wěn)像要解決的關(guān)鍵技術(shù)之一。傳統(tǒng)的基于“攝像機(jī)-圖像采集卡-計(jì)算機(jī)”模式的穩(wěn)像系統(tǒng)、圖像檢測(cè)和匹配算法全部由計(jì)算機(jī)以軟件方式實(shí)現(xiàn)。盡管當(dāng)今計(jì)算機(jī)的性能很高，能夠部分滿足單傳感器電子穩(wěn)系統(tǒng)的實(shí)時(shí)處理要求，但在以下幾個(gè)方面有著難以解決的問(wèn)題：首先，其固有的串行工作方式使得單計(jì)算機(jī)難以適應(yīng)其于多傳感器視頻處理系統(tǒng)的實(shí)時(shí)穩(wěn)像，阻礙了在實(shí)際中的應(yīng)用adw欠，傳統(tǒng)的圖像采集卡中能將采集圖像數(shù)據(jù)實(shí)時(shí)傳輸給計(jì)算機(jī)，而不能傳輸給標(biāo)準(zhǔn)接口的視頻監(jiān)視設(shè)備lk之很多應(yīng)用場(chǎng)合對(duì)聽要求很高。因此，研制專用的電子穩(wěn)像平臺(tái)，既能實(shí)時(shí)地高速獲取視頻數(shù)據(jù)，又能將數(shù)據(jù)實(shí)時(shí)地傳后續(xù)的圖像處理系統(tǒng)，既有實(shí)際意義又有工程價(jià)值。
(范文先生網(wǎng)www.qkfawen.com收集整理)
1 系統(tǒng)涉及的關(guān)鍵技術(shù)
攝像頭輸入的PAL制式電視信號(hào)首先通過(guò)視頻處理接口完成對(duì)其解碼、同步和數(shù)字化的工作，數(shù)字化后的圖像信息進(jìn)入到由FPGA實(shí)現(xiàn)的幀存控制器中，完成數(shù)據(jù)的交換（數(shù)據(jù)的緩沖），同時(shí)完成系統(tǒng)要求的去隔行和放大的操作，最后處理好的數(shù)據(jù)通過(guò)VGA控制器，完成時(shí)序變化，經(jīng)視頻、A變?yōu)槟M信號(hào)送到VGA監(jiān)視器上實(shí)時(shí)顯示。
圖3
1.1 視頻處理接口
由于在進(jìn)行視頻處理時(shí)，多為從攝像頭輸入模擬信號(hào)，如NTSC或PAL制式電視信號(hào)，除圖像信號(hào)外，還包括行同步信號(hào)、行消隱信號(hào)、場(chǎng)同步信號(hào)、場(chǎng)消隱信號(hào)以及槽脈沖信號(hào)等。因而對(duì)視頻信號(hào)進(jìn)行A/D轉(zhuǎn)換的電路也非常復(fù)雜。Philips公司將這些轉(zhuǎn)換電路集成到了一塊芯片中，從而生產(chǎn)出功能強(qiáng)大的視頻輸入處理芯片SAA7111，為視頻信號(hào)的數(shù)字化應(yīng)用提供了極大的方便。
系統(tǒng)設(shè)計(jì)采用SAA7111對(duì)復(fù)合信號(hào)進(jìn)行采樣、同步產(chǎn)生、亮色分離并輸出標(biāo)準(zhǔn)的數(shù)字化信號(hào)。SAA7111輸出的數(shù)字化圖像信息符合CCIR.601建議，PAL制式的模擬信號(hào)數(shù)字化后的圖像分辨率為720×572，像素時(shí)鐘13.5MHz。在本穩(wěn)像系統(tǒng)中要求圖像輸出符合VGA（640×480，60Hz）標(biāo)準(zhǔn)，因此在采集數(shù)據(jù)時(shí)要對(duì)數(shù)據(jù)進(jìn)行選擇，避開行、場(chǎng)消隱信號(hào)和部分有效像素信息，在較大的圖像中截取所需要的大小。SAA7111向幀存控制電路輸出像素時(shí)鐘（LCC2）、水平參數(shù)（HREF）、垂直參考（VREF）、奇偶場(chǎng)標(biāo)志信號(hào)（ODD）和16位像素信息（RGB565）.其中LCC2用來(lái)同步整個(gè)采集系統(tǒng)；HREF高電平有效，對(duì)應(yīng)一行720個(gè)有效像素；VREF高電平有效，對(duì)應(yīng)一場(chǎng)信號(hào)中的286個(gè)有效行；ODD=1時(shí)，標(biāo)志當(dāng)前場(chǎng)為奇數(shù)場(chǎng)；ODD=0時(shí)，標(biāo)志當(dāng)前場(chǎng)為偶數(shù)場(chǎng)。采用16位RGB表示每個(gè)像素的彩色信息。圖1（a）為數(shù)字化圖像中的一行像素的時(shí)序圖。其中兩個(gè)HREF分別表示有效行的起始與結(jié)束位置，實(shí)際為一個(gè)信號(hào)；可以清楚地看到一行中有效的720個(gè)像素與像素時(shí)鐘LLC2的對(duì)應(yīng)關(guān)系，在采集時(shí)通過(guò)幀存器控制電路選擇其中部的640個(gè)像素進(jìn)行采集。圖1（b）為一幀數(shù)字圖像的輸出時(shí)序圖。可以看到在第624～22行時(shí)，VREF處于無(wú)效狀態(tài)，因此在后續(xù)的采集中，這部分的信息不予處理并通過(guò)ODD的電平區(qū)分奇偶場(chǎng)數(shù)據(jù)。
圖4
1.2 去隔行支持
PAL制電視信號(hào)采用隔行掃描機(jī)制，采用人眼的視覺(jué)暫留來(lái)實(shí)現(xiàn)兩場(chǎng)1/50s掃描312.5行的圖像構(gòu)成625行（一幀）圖像。而標(biāo)準(zhǔn)的VGA顯示模式采用逐行掃描方式，在一個(gè)掃描周期內(nèi)實(shí)現(xiàn)對(duì)圖像的完全掃描。因此需要對(duì)視頻信號(hào)進(jìn)行去隔行處理。視頻信號(hào)在經(jīng)過(guò)緩沖后，按照取樣時(shí)鐘把經(jīng)過(guò)模數(shù)轉(zhuǎn)換的數(shù)字信號(hào)送入存儲(chǔ)器緩存，通過(guò)數(shù)據(jù)內(nèi)插的方法進(jìn)行數(shù)據(jù)擴(kuò)展，即相鄰行之間按照一定的算法進(jìn)行加權(quán)，從而得到內(nèi)插行的數(shù)據(jù)，再以適當(dāng)?shù)乃俣茸x取處理后的數(shù)據(jù)，即可實(shí)現(xiàn)倍行頻/倍場(chǎng)頻的掃描。倍行頻掃描可以消除行間的閃爍現(xiàn)象，倍場(chǎng)頻掃描雖然行掃描頻率不變，但是場(chǎng)頻加倍，即能消除行間閃爍現(xiàn)象，還可以消除場(chǎng)間的大面積閃爍。去隔行問(wèn)題的實(shí)質(zhì)就是在每一場(chǎng)中填補(bǔ)被跳過(guò)的那些行，其過(guò)程如圖2所示。
實(shí)際上為實(shí)現(xiàn)去隔行已經(jīng)提出了很多簡(jiǎn)單的濾波器。一種選擇是用同一場(chǎng)中的垂直內(nèi)插值，這是個(gè)一維二倍上轉(zhuǎn)換的問(wèn)題。理想的垂直濾波器是一個(gè)半帶低通濾波器。然而，這個(gè)濾波器要求無(wú)限長(zhǎng)度沖擊響應(yīng)是不可實(shí)現(xiàn)的。實(shí)際應(yīng)用中使用的是短得多的濾波器。最簡(jiǎn)單的是行平均，它用丟失行的上一行和下一行的平均來(lái)估計(jì)
該丟失行。在圖2中，對(duì)于第t場(chǎng)，D=(C+E)/2。由于沒(méi)有使用時(shí)域?yàn)V波，所以它沿時(shí)間頻率軸具有全通特性。為了改進(jìn)性能，另一種選擇是使用更長(zhǎng)的垂直內(nèi)插濾波器，其頻率響應(yīng)更接近理想的半帶低通濾波器。對(duì)于第t場(chǎng)的行，滿意的內(nèi)插方法是D=(A+7C+7E+G)/16。以上兩種方法都是只用了垂直內(nèi)插。一種替代方法是使用時(shí)間內(nèi)插。值得注意的是，對(duì)于一場(chǎng)中每個(gè)丟失行，在同一幀的另一場(chǎng)中有一個(gè)對(duì)應(yīng)行。一個(gè)簡(jiǎn)單的時(shí)間內(nèi)插方案是復(fù)制此對(duì)應(yīng)行，即D=K，J=C。這種方法稱為場(chǎng)合并。因?yàn)槊恳粋�(gè)去隔行幀都由合并兩場(chǎng)獲得,但是這兩場(chǎng)的時(shí)間內(nèi)插是相反的（對(duì)于某些特殊圖案可能會(huì)產(chǎn)生視覺(jué)人為失真）。由于只在時(shí)間方向上進(jìn)行了濾波，因此在垂直方向上是全通的。
為了改進(jìn)性能，可以使用一種對(duì)稱的濾波器，例如，對(duì)前一場(chǎng)和后一場(chǎng)中的對(duì)應(yīng)行去平均以獲得當(dāng)前場(chǎng)中丟失的行，即D=(K+R)/2。這種方法稱為場(chǎng)平均。然而這種辦法內(nèi)插任何一場(chǎng)需要涉及三個(gè)場(chǎng)，需要兩幀存儲(chǔ)器。與場(chǎng)合并的方法相比，在存儲(chǔ)器容量和延時(shí)上有不可忽視的增加。為了在時(shí)間和空間人為失真方面達(dá)到折衷，較好的方法是既用垂直內(nèi)插也用時(shí)間內(nèi)插。例如，通過(guò)對(duì)同一場(chǎng)中上一個(gè)和下一個(gè)像素以及前一場(chǎng)和后一場(chǎng)取平均進(jìn)行內(nèi)插的辦法得到一個(gè)丟失的像素。綜上所述，當(dāng)成像的景物在相鄰兩場(chǎng)之間靜止時(shí)，在奇數(shù)場(chǎng)中丟失的偶行數(shù)應(yīng)該與前一個(gè)和后一個(gè)偶場(chǎng)中對(duì)應(yīng)的偶數(shù)行完全一樣。因此時(shí)間內(nèi)插將產(chǎn)生精確的估計(jì)。另一方面，當(dāng)景物中存在運(yùn)動(dòng)時(shí)，相鄰場(chǎng)中對(duì)應(yīng)行可能不在同一個(gè)物體位置上，時(shí)間內(nèi)插將產(chǎn)生不可接受的人為失真。而同時(shí)使用空間和時(shí)間平均的方法將產(chǎn)生不太嚴(yán)重的人為失真，但在存儲(chǔ)器容量和反應(yīng)時(shí)間方面作出犧牲。
通過(guò)上述方案的對(duì)比及系統(tǒng)的具體要求，設(shè)計(jì)中采用了場(chǎng)合并的辦法，具體實(shí)現(xiàn)由幀存控制器完成。
1.3 幀存控制器
幀存儲(chǔ)器是圖像處理器與顯示設(shè)備之間的通道，所有要顯示的圖形數(shù)據(jù)先存放到幀存儲(chǔ)器中，然后再送到顯示設(shè)備進(jìn)行顯示，因此幀存儲(chǔ)器的設(shè)計(jì)是圖形顯示系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵。傳統(tǒng)上，可以實(shí)現(xiàn)幀存儲(chǔ)器的存儲(chǔ)器件有多種，如DRAM、SDRAM及SRAM等。DRAM、SDRAM屬于動(dòng)態(tài)存儲(chǔ)器，容量大、價(jià)格全家但速度較慢，且在使用中需要定時(shí)刷新。對(duì)于基于FPGA的視頻處理器，需要設(shè)計(jì)專用的刷新電路，增加了系統(tǒng)設(shè)計(jì)的復(fù)雜程度。SRAM速度高、接口簡(jiǎn)單、容量較小。隨著集成電路技術(shù)的不斷發(fā)展，容量不斷增大，價(jià)格也不斷下降。在需要高速實(shí)時(shí)顯示的視頻處理系統(tǒng)中的使用越來(lái)越普遍。
幀存控制器的設(shè)計(jì)對(duì)于實(shí)現(xiàn)兩種不同視頻系統(tǒng)之間的圖像信號(hào)的存儲(chǔ)、采集和顯示顯得非常重要。為了保證數(shù)據(jù)處理與采集的連續(xù)，設(shè)計(jì)中使用了兩組幀存儲(chǔ)器（FRAM1、FRAM2），由于數(shù)字化的圖像每幀大小為640×480=307200（16bit）共300K×16bit的數(shù)據(jù)量，筆者使用每組512K×16bit的靜態(tài)存儲(chǔ)器，存儲(chǔ)時(shí)間為12ns，可以保證快速地讀出和寫入圖像數(shù)據(jù)。圖3為幀存控制器的邏輯框圖。
由于輸入信號(hào)為隔行掃描的圖像數(shù)據(jù)，顯示輸出需要逐行掃描數(shù)據(jù)，因此數(shù)據(jù)存入幀存儲(chǔ)器時(shí)需要進(jìn)行處理。設(shè)計(jì)中采用場(chǎng)合并行法，將兩場(chǎng)的數(shù)據(jù)寫入一個(gè)幀存中，構(gòu)成一幅完整的逐行掃描圖像，系統(tǒng)利用VREF信號(hào)對(duì)此進(jìn)行控制，產(chǎn)生的幀切換控制信號(hào)控制數(shù)據(jù)在兩個(gè)幀存中的切換。當(dāng)VREF信號(hào)有效時(shí)，表明新的一場(chǎng)開始了，此時(shí)無(wú)效行計(jì)數(shù)器開始工作，控制不需要采集的圖像行，計(jì)數(shù)到閾值后，有效行計(jì)數(shù)器開始工作，控制所要采集的圖像行，并發(fā)出高位地十信號(hào)A[18..11]；同樣，當(dāng)HREF有效后，無(wú)效像素計(jì)數(shù)器開始計(jì)數(shù)每行中的無(wú)效像素，然后有效像素計(jì)數(shù)器開始計(jì)數(shù)需要采集的行聽有效像素；每次計(jì)滿640個(gè)像素后，等待下一次有效行信號(hào)的到來(lái)，同時(shí)將有效行計(jì)數(shù)器加1。由于系統(tǒng)選用的幀存容量較大，因此利用ODD的反相信號(hào)作為幀存地址的A10，為每行圖像提供了1024個(gè)存儲(chǔ)空間（實(shí)際使用640個(gè)），可以簡(jiǎn)化數(shù)據(jù)寫入與讀出的控制電路。隔行的視頻信號(hào)就會(huì)被逐行地存儲(chǔ)到幀存體中�？偩�隔離與控制電路用來(lái)完成數(shù)據(jù)在幀存中的寫入與讀出的同步。由于采用SRAM作為幀存體，有效像素的寫入與后續(xù)視頻接口的讀出不能在一個(gè)幀存體中同時(shí)進(jìn)行，系統(tǒng)采用雙幀存輪流操作的方法，系統(tǒng)采用雙幀存輪流操作的方法：當(dāng)數(shù)字化后的圖像信息寫入其中的一個(gè)幀存時(shí)，幀存控制器將另一個(gè)幀存中的像素順序讀出，送到顯示設(shè)備，反之亦然。
1.4 視頻圖像的放大變換
應(yīng)用柵格理論幾何變換處理過(guò)程可以按下面方式進(jìn)行描述：給定一個(gè)定義于點(diǎn)陣Λ1上已采樣信號(hào)，需要產(chǎn)生一個(gè)定義于另一個(gè)點(diǎn)陣Λ2上的信號(hào)。如果，Λ1中的每一個(gè)點(diǎn)也在Λ2中，那么此問(wèn)題是上轉(zhuǎn)換（或內(nèi)插）問(wèn)題，可以先將那些在Λ2中而不在Λ1中的點(diǎn)添零（即零填充），然后用一個(gè)作用于Λ2上的內(nèi)插濾波器估計(jì)這些點(diǎn)的值；若Λ1）Λ2，即為下轉(zhuǎn)換（或抽�。﹩�(wèn)題，可以簡(jiǎn)單地從Λ1中取出那么也在Λ2中的點(diǎn)。然而，為避免下采樣信號(hào)中出現(xiàn)混疊，需要對(duì)信號(hào)進(jìn)行預(yù)濾波，以將其帶寬限制到Λ2*的沃格納晶體。上轉(zhuǎn)換和下轉(zhuǎn)換的過(guò)程示于圖4（a）、(b)中。更一般的情況，如果Λ1和Λ2互相不包含，就需要找到另一個(gè)即包括Λ1又包括Λ2的點(diǎn)陣Λ3，可以先將Λ1上采樣到Λ3，然后再下采樣到Λ2。此過(guò)程示于圖4（c）。圖4（c）中Λ3中的中間濾波器完成兩個(gè)任務(wù)：首先，內(nèi)插出Λ1中漏下的采樣點(diǎn)；其次把Λ3中的信號(hào)頻譜限制于Λ2*的沃格納晶格。
由于系統(tǒng)中進(jìn)行放大變換采用FPGA實(shí)現(xiàn)，因此本文討
論的重點(diǎn)在于如何簡(jiǎn)化實(shí)現(xiàn)并提高轉(zhuǎn)換速度，上轉(zhuǎn)換中的上采樣過(guò)程為：
（1）式中Ψs,1和Ψs,3分別為原理圖像和上采樣信號(hào)；U（.）為上采樣運(yùn)算；Λ2＼Λ1表示在Λ2而不在Λ1內(nèi)的點(diǎn)的集合。插值濾波器的定義如下：
（2）式中，d(Λ)為柵格Λ的采樣密度；v*表示柵格Λ的轉(zhuǎn)逆柵格的Voronoi單元，即柵格Λ原點(diǎn)的單位元，它向所有柵格點(diǎn)平移將會(huì)無(wú)重疊地覆蓋整個(gè)連續(xù)空間。最簡(jiǎn)單的插值濾波為線性插值，也可以采用二加權(quán)濾波的方法。圖像的縮放還可以采用3次樣條插值和小波分解的方法，雖然這些方法在理論上可以取得很好的圖像縮放效果，但計(jì)算復(fù)雜，即使采用快速算法，也難以實(shí)現(xiàn)視頻圖像的實(shí)時(shí)顯示。
針對(duì)視頻信號(hào)數(shù)據(jù)量大、數(shù)據(jù)流速度的特點(diǎn)，采用FPGA設(shè)計(jì)，可以完成幀存控制、視頻信號(hào)的實(shí)時(shí)放大與疊加功能�；谶\(yùn)算速度與算法實(shí)現(xiàn)的難易程度分析，對(duì)視頻信號(hào)的放大采用了簡(jiǎn)單的線性插值的辦法，原理如圖5所示。視頻信號(hào)是以場(chǎng)或幀進(jìn)行存儲(chǔ)的，由于數(shù)據(jù)寫入時(shí)存儲(chǔ)地址與圖像顯示的空間位置有確定的對(duì)應(yīng)關(guān)系，因此系統(tǒng)需要的放大處理就變?yōu)閷?duì)幀存儲(chǔ)體的地址線的控制問(wèn)題。
對(duì)于本系統(tǒng)具體的4倍放大要求，將行同步信號(hào)先進(jìn)行二倍行使能運(yùn)算，并利用場(chǎng)同步信號(hào)對(duì)該寄存器進(jìn)行復(fù)位，將生成后的二分頻行同步信號(hào)控制行地址發(fā)生器，也就是產(chǎn)生幀存儲(chǔ)器所需的高位地址；類似地利用像素時(shí)鐘、行同步信號(hào)和場(chǎng)同步信號(hào)就可以得到所需的低位地址。由于在幀存控制器向幀存儲(chǔ)器寫入數(shù)據(jù)時(shí)采用了一行點(diǎn)1024個(gè)位置的辦法，所以在低位地址后連接了一個(gè)比較器，當(dāng)產(chǎn)生的低位地址小于640時(shí)，幀存儲(chǔ)器的讀信號(hào)有效，否則無(wú)效，以保證不會(huì)混疊入無(wú)效的數(shù)據(jù)。
1.5 VGA接口控制器
標(biāo)準(zhǔn)的VGA（640×480，60Hz）接口需要提供以下幾組信號(hào)：3個(gè)RGB模擬信號(hào)、行同步信號(hào)HS和場(chǎng)同步信號(hào)VS。它的信號(hào)時(shí)序如圖6所示。
圖7
圖6中VS為場(chǎng)同步信號(hào)，場(chǎng)周期為16.683ms，每場(chǎng)有525行，其中480行為有效顯示行，45行為場(chǎng)消隱區(qū)，場(chǎng)同步信號(hào)每場(chǎng)有一個(gè)脈沖，該脈沖的低電平寬度為63μs（2行）。行周期為31.78μs，每顯示行包括800點(diǎn)，其中640點(diǎn)為有效顯示區(qū)，160點(diǎn)為行消隱區(qū)（非顯示區(qū)）。行同步信號(hào)HS每行有一個(gè)脈沖。該脈沖的低電平寬度為3.81μs（即96個(gè)脈沖）。因此，VGA控制器的任務(wù)就是按要求產(chǎn)生所需要的時(shí)序。
DISCLK為視頻顯示時(shí)鐘，頻率為25MHz，首先輸入到模等于800的像素計(jì)數(shù)器中，輸出的計(jì)數(shù)值與一個(gè)預(yù)先設(shè)好的比較器進(jìn)行比較，當(dāng)計(jì)數(shù)器的值大于160時(shí)，輸出高電平，反之輸出低電平，作為行同步信號(hào)；同理，利用一個(gè)模等于525的計(jì)數(shù)器對(duì)行同步信號(hào)進(jìn)行計(jì)數(shù)和一個(gè)閾值為45的比較器可以產(chǎn)生所需要的場(chǎng)同步脈沖VS。
產(chǎn)生的行、場(chǎng)同步信號(hào)和像素顯示時(shí)鐘分別被送到兩個(gè)地址發(fā)生器中，產(chǎn)生所需要的控制幀存儲(chǔ)器的地址信號(hào)。由于前面介紹的幀存控制器中采用為每行數(shù)據(jù)提供1024個(gè)存儲(chǔ)空間的辦法，因此在數(shù)據(jù)讀出時(shí)也要進(jìn)行相應(yīng)管理。低位地址發(fā)生器產(chǎn)生的地址數(shù)據(jù)與一個(gè)比較器進(jìn)行比較。當(dāng)?shù)刂沸∮?40時(shí)，幀存儲(chǔ)器的讀信號(hào)MEMRD位低電平有效，否則無(wú)效，這樣有效像素?cái)?shù)據(jù)就被完整地提出。由于VGA是一個(gè)模擬的接口標(biāo)準(zhǔn)，RGB彩色信息需要輸入模擬量，因此幀存儲(chǔ)器輸出的數(shù)字信息還要經(jīng)過(guò)D/A變換。系統(tǒng)先用飛利浦公司出品的TDA8771AH，它內(nèi)部集成了三個(gè)視頻D/A轉(zhuǎn)換器，基于電阻網(wǎng)絡(luò)架構(gòu)，轉(zhuǎn)換速率最高可達(dá)35MHz。由于它專用于數(shù)字電視、視頻處理等相關(guān)領(lǐng)域，因此使用十分簡(jiǎn)單，只需要提供24bit數(shù)字信息和一個(gè)轉(zhuǎn)換時(shí)鐘即可。VGA控制器原理圖如圖7所示。
圖8
2 系統(tǒng)集成
綜上所述，完整的電子穩(wěn)像系統(tǒng)結(jié)構(gòu)如圖8所示。攝像頭輸入的信號(hào)采用PAL制式，經(jīng)過(guò)視頻處理接口后形成RGB565格式的數(shù)字視頻信號(hào)和控制信息；幀存控制器作為整個(gè)平臺(tái)的核心，在將數(shù)據(jù)寫入幀存儲(chǔ)器的同時(shí)，對(duì)數(shù)字化的圖像信息進(jìn)行去隔行處理，再將數(shù)據(jù)讀出送往VGA控制器時(shí)進(jìn)行放大變換。VGA控制器則負(fù)責(zé)將數(shù)據(jù)按照VGA標(biāo)準(zhǔn)時(shí)序送往顯示器上。
在該平臺(tái)上實(shí)現(xiàn)了文獻(xiàn)中K0等人提出的一種最簡(jiǎn)單的基本位平面的電子穩(wěn)像算法，對(duì)于8位的灰度圖像，可以表示為：利用第4層進(jìn)行運(yùn)算，其依據(jù)是在多幀圖像進(jìn)行BPM運(yùn)算后發(fā)現(xiàn)，該層的誤差結(jié)果較平滑。然而，K0的BMP-b4算法在不同的圖像序列和信噪比的情況下，并不能總得到一個(gè)最優(yōu)解；在某些情況下，b4、b5或b6會(huì)得到更好的結(jié)果。
目前資料顯示電子穩(wěn)像技術(shù)作為近年新興技術(shù)還處于試驗(yàn)研究階段，因其適用范圍廣闊而展現(xiàn)了樂(lè)觀的研發(fā)前景。
【基于FPGA的電子穩(wěn)像平臺(tái)的研究】相關(guān)文章：
基于FPGA實(shí)現(xiàn)FIR濾波器的研究08-06
基于FPGA的快速傅立葉變換08-06
基于課程群平臺(tái)的多元教學(xué)模式研究08-05
基于數(shù)字移動(dòng)平臺(tái)的課程設(shè)計(jì)與研究08-05
基于FPGA的毫米波多目標(biāo)信號(hào)形成技術(shù)的研究08-06
一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究08-06
基于FPGA的智能誤碼測(cè)試儀08-06