CMRR極大的精密電平移位電路

　　大多數(shù)設計人員都使用運算放大器和 1% 公差的分立電阻器制作電平移位器。分立電阻器失配會將運算放大器的 CMRR（共模抑制比）限制在 40 dB以下，所以你就不能在要求CMRR很高的電路中使用運算放大器。差分放大器包含精密匹配的內部電阻，所以諸如INA133 等IC均能很容易地達到大約 90 dB的CMRR.只要微調內部的匹配電阻，它們均具有這樣高的 CMRR.假定圖 1所示電路的每個輸入端都有相關噪聲電壓（VN1、VN2和VNREF）。放大器電路的傳輸函數(shù)是VOUT=（VREF+VNREF）+（VIN2+VN2）-（VIN1+VN1）。要注意基準電壓使單一的輸出信號或差分輸出信號發(fā)生電平移位。一旦發(fā)生這種電平移位，你可能會將注意力轉到消除噪聲上來。只要精心布線，只要將信號差分耦合到差分放大器輸入端，就能使信號輸入端的噪聲相等（VN1=VN2）。輸入噪聲是共模信號，因此差分放大器能最大限度地予以抑制（通�？梢种� 90dB）。這時，VOUT=VIN2-VIN1+VREF+VNREF .
　　
　　圖1,C1能使電平移位器起到一個低通濾波器作用，對基準噪聲進行抑制。
　　
　　現(xiàn)在，你必須消除基準噪聲，以獲得一個干凈而又電平被移位的信號。你可以將 C1 的 X 端接地，將基準電壓噪聲旁流到地，但這種方法可能是無效的，因為基準信號源阻抗很低。然而，當你把 C1 的 X 端連接到信號源 VIN1 時，差分放大器就起低通濾波器的作用，從而抑制基準源噪聲。這一電路使差分放大器的輸入阻抗很低（INA133 約為 25 kΩ），以利于阻抗匹配。因此，你必須保持信號源阻抗很低，以防止增益誤差。為將增益誤差降至最低程度，信號源阻抗應該低于輸入阻抗的 1/1000.如果無法實現(xiàn)這鐘情況，那么最好要對輸入信號進行緩沖。

【CMRR極大的精密電平移位電路】相關文章：

什么是精密制造技術08-12

串聯(lián)電路和并聯(lián)電路08-17

電路和電路圖08-17

“遠近觀”與“整體觀”——靜電平衡問題巧處理08-17

南極大冒險影評08-22

串聯(lián)電路和并聯(lián)電路教學設計08-17

電路和電路圖教案示例08-17

家庭電路08-17

實驗：組成串聯(lián)電路和并聯(lián)電路08-17

大型(精密)儀器設備驗收報告08-15