控制多電源比例上電或同步上電的電路

許多系統(tǒng)都使用 FPGA、ASIC 或 DSP 芯片，這些芯片通常需要多種電壓線路，一般都是兩種電壓線路：芯核電壓線路和 I/O 電壓線路。芯核電壓一般低于 I/O 電壓。確定兩種以上電壓線路上電方法指導(dǎo)原則，視你所用的器件和制造廠家而定。圖 1 所示的第一種實(shí)現(xiàn)方法，顯示如何實(shí)現(xiàn)比例排序，亦即兩個(gè)電源輸出線路同時(shí)起動(dòng)，并且同時(shí)達(dá)到最終的穩(wěn)定輸出電壓。這種實(shí)現(xiàn)方法使用接地的電阻器 R₁₅，紅色的路徑和元件是被刪除的。你只要把多個(gè)變換器堆疊起來(lái)，共享一個(gè)軟啟動(dòng)電容器，就可以實(shí)現(xiàn)比例上電功能。這種連接方法保證在上電時(shí)兩個(gè)控制器同時(shí)激升輸出電壓。IC₁和 IC₂兩個(gè)控制器共用一個(gè)軟起動(dòng)電容器 C₁₄。本例中使用了兩個(gè)內(nèi)帶同步整流 FET 的降壓變換器。IC₁可利用一個(gè)5V輸入電壓產(chǎn)生3.3V I/O電壓，降壓變換器 IC₂ 產(chǎn)生1.5V輸出電壓。
　　兩個(gè)控制器 IC 的軟啟動(dòng)引腳有兩個(gè)作用。你可以在需要時(shí)將其用來(lái)啟動(dòng)控制電路，實(shí)現(xiàn)方式是在 SS 腳上接一個(gè)集電極開路或漏極開路的門電路。當(dāng)晶體管或 FET 導(dǎo)通時(shí)，就將 SS 腳拉到地電平，迫使兩個(gè)控制器處于關(guān)斷狀態(tài)。當(dāng)釋放 SS 腳時(shí)，兩個(gè)控制器 IC利用其內(nèi)部的 5mA 電流源開始給 C₁₄充電。總計(jì)有 10mA 電流流入 C₁₄。一旦 C14達(dá)到 1.2V 的閾值電壓，兩個(gè)控制器就開始工作。你可以根據(jù)電容值很方便地計(jì)算出延遲時(shí)間：延遲時(shí)間為 C₁₄(1.2V/10mA)。當(dāng)輸出激活時(shí)，在外部軟啟動(dòng)速率得到控制以前，內(nèi)部軟啟動(dòng)斜坡可能會(huì)出現(xiàn)一個(gè)短暫的上升。然后輸出電壓就以與軟啟動(dòng)電容成正比的速率上升。你可以通過 C₁₄ 對(duì)軟啟動(dòng)時(shí)間進(jìn)行編程。下一個(gè)公式是軟啟動(dòng)時(shí)間的計(jì)算公式。實(shí)際的軟啟動(dòng)時(shí)間很可能小于計(jì)算出的近似值，這是因?yàn)閮?nèi)部速率有短暫上升的緣故。軟啟動(dòng)時(shí)間為C₁₄(0.7V/10 mA)。如果你將 IC₁調(diào)到3.3V電壓，將IC2調(diào)到1.5V ，則IC₁和IC₂同時(shí)達(dá)到最終的電壓電平。圖 2 示出了比例排序的測(cè)量結(jié)果。

圖 1，本電路提供比例的（刪除紅色路徑和元件）或同步的上電排序。

圖2，本圖示出比例的實(shí)現(xiàn)方法的測(cè)量結(jié)果。
　　在同步排序情況下，IC₂起主控制器的作用。你可以通過R₁₄和R₁₂對(duì)IC2的輸出電壓按1.5V電壓進(jìn)行編程，通過R₈和R₃對(duì)從屬控制器IC₁的輸出電壓按1.5V電壓進(jìn)行編程。和比例排序的情況一樣，兩個(gè)電壓同時(shí)從相同的斜坡開始，并同時(shí)達(dá)到最終電壓值。一旦兩個(gè)電壓線路都達(dá)到1.5V，你必須將IC1的輸出電壓提高到 3.3V，即最終值。要做到這一點(diǎn)，Q₁就要使 R₆與R₃并聯(lián)。下面三個(gè)公式用來(lái)計(jì)算R₆的阻值。已知參數(shù)為：V_OUTCORE=1.5V，R₈=27.4 kΩ，VREF=0.891V（IC₁的內(nèi)部帶隙基準(zhǔn)電壓），R₃=40.2 kΩ。你可以通過 R₈和R_X對(duì)V_OUTI/O進(jìn)行編程。R_X是R₃和 R₆并聯(lián)后的阻值。

　　R_X的阻值必須為10.22kΩ才能使V_OUTI/O=3.3V。

【控制多電源比例上電或同步上電的電路】相關(guān)文章：

高二上英語(yǔ)同步教案08-17

電與生活08-16

電功08-17

《電功》08-17

《電與熱》教案08-17

“電生磁”08-17

關(guān)于電的作文08-29

電蒼蠅作文08-24

我是電作文03-23

《電》教學(xué)反思02-16