- 相關推薦
低壓CPLD EPM7512A的混合電壓系統(tǒng)設計
摘要：較詳細地闡述不同邏輯電平的接口原理。以低壓CPLD EPM7512A為例，給出在混合電壓系統(tǒng)中的具體設計方案。關鍵詞：低壓CPLD 邏輯電平 電源 EMP7512A
引 言
??隨著微電子技術的飛速發(fā)展，體積更小、功耗更低、性能更佳的低壓芯片不斷涌現(xiàn)。I/O電平邏輯向3.3V、 2.5V、1.8V，甚至更低的方向發(fā)展。但數(shù)十年來，由于5V電源的器件一直占據(jù)比較重要的市場，在系統(tǒng)設計中它們經(jīng)常共存在一塊電路板中，因此在設計它們的過程中，就不可避免地要碰到不同電壓電平的接口問題。
1 EPM7512A簡述
EMP7512A是Altera公司推出的MAX7000A 系列的CPLD(Complex Programmable Logic Device)；采用CMOS EEPROM工藝，傳輸延時僅為3.5ns，可實現(xiàn)頻率高達200MHz的計數(shù)器；內(nèi)部具有豐富的資源——512個觸發(fā)器，1萬個用戶可編程門；為了比較適合混合電壓系統(tǒng)，提供了2.5V、3.3V電壓的內(nèi)核，通過配置，輸入引腳可以工作兼容2.5V/3.3V/5V/邏輯電平，輸出可以配置為 2.5V/3.3V邏輯電平輸出。EPM7512A同時還提供了JTAG接口，可進行ISP編程，極大方便了用戶。
2 電源設計
在本系統(tǒng)中，外界提供的電源為±12V和+5V，而EPM7512A的工作電壓需接3.3V，所以首先要解決好電源的問題。以下是幾種解決方案。
(1)采用低壓差線性穩(wěn)壓芯片
線性穩(wěn)壓芯片是一種最簡單的電源轉(zhuǎn)換芯片，基本上不需要外圍元件。使用方便、成本低、紋波小、無電磁干擾。 但是傳統(tǒng)的線性穩(wěn)壓器，如78xx系列都要求輸入電壓要比輸出電壓高2V~3V以上，否則不能正常工作，所以78xx系列已經(jīng)不能夠滿足3.3V電源設計的要求。 面對低電壓電源的需求，許多電源芯片公司推出了低壓差線性穩(wěn)壓器LDO(Low Dropout Regulator)。這種電源芯片的壓差只有1.3V ~ 0.2V，可以實現(xiàn)5V轉(zhuǎn)3.3V/2.5V，3.3V轉(zhuǎn)2.5V/1.8V等要求。
(2)設計開關電源
開關電源也是實現(xiàn)電源轉(zhuǎn)換的一種方法，且效率很高，但設計要比使用線性穩(wěn)壓器復雜得多。不過對于大電流高功率的設計，建議采用開關電源。現(xiàn)在開關電源里面的同步整流技術可以很好地解決低壓、大電流的問題。
(3)電阻分壓
這種方法簡單、成本低，但是分壓輸出受負載大小影響，不推薦在低壓系統(tǒng)中使用。綜合對比上面幾種方案，選用了TI公司的LDO芯片TPS7333QD，負載能力500mA，符合系統(tǒng)功耗要求。
3 邏輯接口設計
(1)各種電平的轉(zhuǎn)換標準
EMP7512A的供電電壓為3.3V，當VCCINT接3.3V時，輸入口的邏輯電平范圍為-2V~5.75V。輸出口的邏輯電平范圍為0V~VCCIO。VCCIO可以接2.5V或者3.3V。在進行CPLD系統(tǒng)設計時，除了CPLD本身外，還有很多外圍的模塊和芯片，比如Flash、D/A、A/D等。這些可歸成兩類——驅(qū)動CPLD的5V電平和被CPLD驅(qū)動的5V電平芯片。因此就存在一個如何將低壓CPLD與這些芯片或模塊可靠接口的問題。表1所列為5V CMOS、5V TTL和3.3V電平的轉(zhuǎn)換標準。其中，VOH表示輸出高電平的最低電壓，VIH表示輸入高電平的最低電壓，VIL表示輸入低電平的最高電壓，VOL表示輸出低電平的最高電壓。從表1中可以看出，5V TTL和3.3V的轉(zhuǎn)換標準是一樣的，而5V CMOS的轉(zhuǎn)換標準是不同的。因此，在將3.3V系統(tǒng)與5V系統(tǒng)接口時，必須考慮到兩者的不同。
表1 5V CMOS/TTL、3.3V TTL邏輯電平標準
比較項目 VOL VOH VIL VIH VCC GND 5V CMOS 0.5 4.44 1.5 3.5 5 0 5V TTL 0.4 2.4 0.8 2 5 0 3.3V TTL 0.4 2.4 0.8 2 3.3 0(2)邏輯電平不同時接口出現(xiàn)的問題
在混合電壓系統(tǒng)中，不同電源電壓的邏輯器件互相接口存在以下幾個問題。
① 加到輸入和輸出引腳上允許的最大電壓限制問題。器件對加到輸入或者輸出腳上的電壓通常是有限制的。這些引腳由二極管或者分離元件接到Vcc。如果接入的電壓過高，則電流將會通過二極管或者分離元件流向電源。例如在3.3V器件的輸入端加上5V的信號，則5V電源會向3.3V電源充電。持續(xù)的電流將會損壞二極管和其它電路元件。
② 兩個電源間電流的互串問題。在等待或者掉電方式時，3.3V電源降落到0V，大電流將流通到地。這使得總線上的高電壓被下拉到地，引起數(shù)據(jù)丟失和元件損壞。必須注意的是：不管在3.3V的工作狀態(tài)還是在0V的等待狀態(tài)，都不允許電流流向Vcc。
③ 接口輸入轉(zhuǎn)換門限問題。用5V的器件驅(qū)動3.3V的器件有很多不同的情況，同樣TTL和CMOS間的轉(zhuǎn)換電平也存在著不同情況。驅(qū)動器必須滿足接收器的輸入轉(zhuǎn)換電平，并且要有足夠的容限以保證不損壞電路元件。
(3)EPM7512A與5V電平接口的4種情形
在該系統(tǒng)中，有下面4種不同的情況需考慮。(配置腳VCCINT、VCCIO均須接3.3V，把EPM7512A配置成 3.3V TTL器件。)
① 5V TTL器件驅(qū)動EPM7512A(直接相連)。由于5V TTL和3.3V的電平轉(zhuǎn)換標準是一樣的，5V TTL器件輸出的典型值為3.6V，因此，如果3.3V器件能夠承受5V的電壓，則從電平上來說是完全可以直接相連的。EPM7512A能承受5V TTL電平驅(qū)動。
② EPM7512A驅(qū)動5V TTL器件(直接相連)。由于 3.3V器件的VOH和VOL電平分別是2.4V和0.4V，5V TTL器件的VIH 和VIL 電平分別是2V和0.8V；而EPM512A 實際上能輸出3V擺幅的電壓，顯然5V TTL器件能夠正確識別EMP7512A的輸入電平。
③ 5V CMOS器件驅(qū)動EPM7512A(直接相連)。分析5V CMOS的VOH 和VOL以及3.3V的VIH 和VIL 的轉(zhuǎn)換電平可以看出，雖然兩者存在一定的差別，但是能夠承受5V電壓的3.3V器件能夠正確識別5V器件送來的電平值。所以能夠承受5V電壓的3.3V 器件的輸入端可以直接與5V器件的輸出端接口。EPM7512A有5V容限，故能直接與5V器件的輸出端接口。
④ EPM7512A驅(qū)動5V CMOS(不能直接相連)。3.3V與5V CMOS的電平轉(zhuǎn)換標準是不一樣的。從表1中可以看出，3.3V輸出的高電壓的最低電壓值VOH = 2.4V(輸出的最高電壓可以達到3.3V)，而5V CMOS器件要求的高電平最低電壓VIH = 3.5V，因此EMP7512A的輸出不能直接與5V CMOS器件的輸入相連接。為此必須做些處理。最通用的方法就是，使用電平接口轉(zhuǎn)換芯片實現(xiàn)3.3V與5V電平的相互轉(zhuǎn)換�？梢圆捎秒p電壓(一邊是3.3V，另一邊是5V)供電的雙向驅(qū)動器來實現(xiàn)電平轉(zhuǎn)換。如TI的SN74ALVC164245、SN74ALVC4245等芯片，可以較好地解決3.3V與5V電平的轉(zhuǎn)換問題。對于5 V TTL 或者5 V CMOS器件，如果驅(qū)動3.3V(但無5V容限)的器件，就不能直接連接，而也可通過SN74ALVC16245來實現(xiàn)5V到3.3V的轉(zhuǎn)換。對于EPM7512A驅(qū)動5V CMOS的情況還有個比較好的方法是，使輸出口OC(集電極開路)輸出，外面接一個電阻上拉到5V，這樣就可以驅(qū)動5V CMOS器件了，只是邏輯反向了而已。
4 總 結
混合邏輯系統(tǒng)會在一個比較長的時間內(nèi)存在。它的設計比較復雜，必須仔細分析其中的邏輯接口問題，否則容易使芯片燒毀或者邏輯失真。筆者在應用EEM7512A的過程中總結了這幾種方法，對設計混合邏輯系統(tǒng)具有普遍意義。
【低壓CPLD EPM7512A的混合電壓系統(tǒng)設計】相關文章：
TMS320LF2407A在混合電壓系統(tǒng)中的設計08-06
CPLD器件的在系統(tǒng)動態(tài)配置08-06
電壓的教學設計08-17
CPLD器件在時間統(tǒng)一系統(tǒng)中的應用08-06
CPLD在遠程多路數(shù)據(jù)采集系統(tǒng)中的應用08-06